(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2002-14743

(P2002-14743A)

(43)公開日 平成14年1月18日(2002.1.18)

(51) Int.Cl.7		識別配号	FΙ		วั	-7]-ド(参考)
G06F	1/10		H03K	5/135		5B079
H03K	5/135		G06F	1/04	3 3 0 A	5 J O O 1
	5/15		H 0 3 K	5/15	, P	5 J O 3 9

審査請求 有 請求項の数34 OL (全 33 頁)


		報道明示 有 明示気の数の O C (主 30 氏)
(21)出願番号	特願2001-126661(P2001-126661)	(71)出願人 000004237 日本電気株式会社
(22)出顧日	平成13年4月24日(2001.4.24)	東京都港区芝五丁目7番1号
(31)優先権主張番号 (32)優先日	特顧2000-128424(P2000-128424) 平成12年4月27日(2000.4.27)	東京都港区芝五丁目7番1号 日本電気株 式会社内
(33)優先権主張国	日本 (JP)	(74)代理人 100080816 弁理士 加藤 朝道
		Fターム(参考) 5B079 BC03 CC12 DD02 DD08 DD13 5J001 AA05 AA11 BB12 BB24 DD04
		5J039 EE06 EE24 EE27 KK10 KK13 KK20 KK27 MM03

(54)【発明の名称】 クロック制御回路および方法

(57)【要約】

【課題】クロック伝達線全体での遅延差を無くす回路において、PLL回路やDLL回路を用いた場合と比べて、回路規模を縮減し、短時間に遅延差を無くすことができるクロック制御回路及び方法。

【解決手段】入力クロックを一端から入力して折り返すクロック伝搬経路の往路111上のある位置と、前記往路の前記位置に対応する復路112上の位置からのクロックを入力としてこれらのクロックのタイミング差を平均して出力するタイミング平均化回路(10)を備える。



【特許請求の範囲】

【請求項1】入力クロックを一端から入力して折り返す クロック伝搬経路の往路上の第1の位置と、前記往路の 前記第1の位置に対応する復路上の第2の位置からのク ロックを入力し、これら2つのクロックのタイミング差 を所定の内分比で分割した時間に対応する遅延時間の信 号を出力するタイミング差分割回路を備えたことを特徴 とするクロック制御回路。

1

【請求項2】入力クロックを一端から入力して折り返す クロック伝搬経路の往路上の第1の位置と、前記往路の 10 前記第1の位置に対応する復路上の第2の位置からのク ロックを入力し、これら2つのクロックのタイミング差 を均等に2分割した時間に対応する遅延時間の信号を出 力するタイミング平均化回路を備えたことを特徴とする クロック制御回路。

【請求項3】(a)一端から入力クロックを入力して折 り返すクロック伝搬経路であって、第1、第2の経路の 往路に分岐したのち、前記一端と対向する他端側で折り 返し、前記折り返した第1、第2の経路の復路はそれぞ れ前記第2、第1の経路の往路に沿って配設されたクロ 20 ック伝搬経路と、

(b) 前記第1の経路の往路上の第1の位置と、前記往 路の前記第1の位置に対応する前記第2の経路の復路の 第2の位置からのクロックを入力としてこれらのクロッ クのタイミング差を均等に2分割した時間に対応する遅 延時間の信号を出力するタイミング平均化回路と、

を備えたことを特徴とするクロック制御回路。

【請求項4】入力クロックを分周する分周回路と、

前記分周回路で分周したクロックをクロックを一端から 入力して折り返すクロック伝搬経路の往路上の第1の位 30 置と、前記往路の前記第1の位置に対応する復路の第2 の位置からのクロックを入力としてこれらのクロックの タイミング差を均等に2分割した時間に対応する遅延時 間の信号を出力するタイミング平均化回路と、

前記タイミング平均化回路からの出力信号を逓倍して出 力する逓倍回路と、

を備えたことを特徴とするクロック制御回路。

【請求項5】入力クロックを一端から入力して折り返す クロック伝搬経路の往路上の第1の位置からの第1クロ ックと、前記往路の前記第1の位置に対応する復路の第 40 2の位置からの第2クロックとの、2つのクロックをそ れぞれ分周し互いに位相の異なる複数相の分周クロック を生成し、前記2つのクロックを分周したクロック信号 のうち、対応する位相の分周クロック同士のタイミング 差を均等に2分割した時間に対応する遅延時間の信号を 出力する分周機能付きタイミング平均化回路と、

前記分周機能付きタイミング平均化回路の複数の出力を 一つの信号に合成して出力する合成回路と、

を備えたことを特徴とするクロック制御回路。

クロック伝搬経路の往路上の第1の位置と、前記往路の 前記第1の位置に対応する復路の第2の位置からの2つ のクロックを入力とする分周機能付きタイミング平均化 回路と、

前記分周機能付きタイミング平均化回路からの分周出力 を一つの出力信号に合成する合成回路と、を備え、

前記分周機能付きタイミング平均化回路が、2つのクロ ックを分周し互いに位相の異なる複数相の分周クロック を出力する第1、第2の分周回路と、

前記第1、第2の分周回路の対応する位相の2つの分周 クロックを入力してタイミング差を均等に2分割した時 間に対応する遅延時間の信号を出力する複数のタイミン グ平均化回路と、

前記複数のタイミング平均化回路からの複数の出力を一 つの信号に合成して出力する合成回路と、

を備えたことを特徴とするクロック制御回路。

【請求項7】入力クロックを分周し互いに位相の異なる 複数相の分周クロックを出力する分周回路と、

前記分周回路から出力される複数の分周クロックを一端 から入力して折り返す複数のクロック伝搬経路を備え、 前記複数のクロック伝搬経路の各々について往路上の第 1の位置と、前記往路の前記第1の位置に対応する復路 の第2の位置からの2つのクロックを入力としこれら2 つのクロックのタイミング差を均等に2分割した時間に 対応する遅延時間の信号を出力する複数のタイミング平

前記複数のタイミング平均化回路の複数の出力を一つの 信号に合成して出力する合成回路と、

を備えたことを特徴とするクロック制御回路。

【請求項8】入力クロックを一端から入力して折り返す 第1のクロック伝搬経路の往路上のある位置と、前記往 路の前記位置に対応する復路の位置からの2つのクロッ クを入力としこれら2つのクロックのタイミング差を均 等に2分割した時間に対応する遅延時間の信号を出力す るタイミング平均化回路と、

前記タイミング平均化回路から出力されるクロックを一 端から入力して折り返す第2のクロック伝搬経路と、

前記第2のクロック伝搬経路の往路上のある位置と、前 記往路の前記位置に対応する復路の位置からの2つのク ロックを入力としこれら2つのクロックのタイミング差 を均等に2分割した時間に対応する遅延時間の信号を出 力するタイミング平均化回路と、を備えたことを特徴と するクロック制御回路。

【請求項9】前記第1のクロック伝搬経路の往路と復路 の各2点のクロック対を入力とし該クロック対のタイミ ング差を均等に2分割した時間に対応する遅延時間の信 号を出力するタイミング平均化回路を複数備え、

前記第2のクロック伝搬経路の往路と復路の各2点のク ロック対を入力とし該クロック対のタイミング差を均等 【請求項6】入力クロックを一端から入力して折り返す 50 に2分割した時間に対応する遅延時間の信号を出力する

タイミング平均化回路を複数備え、前記タイミング平均 化回路の出力信号の出力端又は線が、メッシュ状に配設 されている、ことを特徴とする請求項8記載のクロック 制御回路。

【請求項10】前記第1の位置と前記クロック伝搬経路 の折り返し点との間の遅延時間と、前記クロック伝搬経 路の折り返し点と前記第2の位置との間の遅延時間と、 が互いに等しく、前記タイミング平均化回路を前記クロ ックの入力端と前記クロック伝搬経路の折り返し点との のいずれか一に記載のクロック制御回路。

【請求項11】前記第1の位置と前記クロック伝搬経路 の折り返し点との間の遅延時間と、前記クロック伝搬経 路の折り返し点と前記第2の位置との間の遅延時間と、 が互いに等しく、前記分周機能付きタイミング平均化回 路を前記クロックの入力端と前記クロック伝搬経路の折 り返し点との間の経路に沿って複数備えたことを特徴と する請求項5に記載のクロック制御回路。

【請求項12】前記タイミング平均化回路が、前記2つ のクロックを入力する第1、第2の入力端に対して、前 20 記2つのクロックのうち、はやく遷移する方のクロック を同時に入力したときから出力信号が出力されるまでの 遅延時間に対して、前記2つのクロックのタイミング差 (T)を均等に2分割した時間(T/2)に相当する遅 延時間を加算した遅延時間をもって出力信号を出力す る、ことを特徴とする請求項2乃至4、請求項6乃至1 0のいずれか一に記載のクロック制御回路。

【請求項13】前記タイミング平均化回路が、入力され る前記2つのクロックのうち、はやく遷移する方の一の クロックに基づき内部ノードを充電又は放電し、つづい 30 て前記一のクロックよりも遅れて遷移する他のクロック と前記一のクロックとに基づき前記内部ノードを充電又 は放電する構成とされ、前記内部ノードが入力端に接続 され、前記内部ノード電圧がしきい値電圧を超えるか、 又は下回った場合に出力論理値を変えるバッファ回路を 備えてなる、ことを特徴とする請求項2乃至4、請求項 6乃至10のいずれか一に記載のクロック制御回路。

【請求項14】前記タイミング平均化回路が、第1の電 源と内部ノード間に並列接続され、第1の入力と第2の 入力がそれぞれ第1の値のときオンされ、第2の値のと 40 きオフする第1、第2のスイッチ素子と、

前記内部ノードと第2の電源間に接続され、前記第1の 入力と前記第2の入力を入力し前記第2の値のときにオ ン状態とされる第3のスイッチ素子と、

前記内部ノードと第2の電源間に接続された容量と、 前記内部ノードの電位としきい値との大小により出力論 理値が定められるバッファ回路と、を備えたことを特徴 とする請求項2乃至4、請求項6乃至10のいずれか一 に記載のクロック制御回路。

源と内部ノード間に直列に接続され、第1の入力が制御 端子に接続され、前記第1の入力が第1の値のときオフ される複数の第1のスイッチ素子と、

前記内部ノードと第2の電源間に直列に接続され、第1 の入力が制御端子に接続され、前記第1の入力が第1の 値のときオンされる複数の第2のスイッチ素子と、

前記第1の電源と前記内部ノード間に直列に接続され、 前記第1の入力が制御端子に接続され、前記第1の入力 が第1の値のときオフされる第3のスイッチ素子と、第 間に沿って複数備えたことを特徴とする請求項2乃至4 10 2の入力が制御端子に接続され、前記第2の入力が第1 の値のときオフされる第4のスイッチ素子と、

> 前記内部ノードと前記第2の電源間に直列に接続され、 前記第1の入力が制御端子に接続され、前記第1の入力 が第1の値のときオンされる第5のスイッチ素子と、前 記第2の入力が制御端子に接続され、前記第2の入力が 第1の値のときオンされる第6のスイッチ素子と、 を備え、

前記内部ノードの電位としきい値との大小により出力論 理値が定められるインバータ回路と、を備えたことを特 徴とする請求項2乃至4、請求項6乃至10のいずれか 一に記載のクロック制御回路。

【請求項16】前記第1の入力が制御端子に接続された スイッチ素子を前記第1電源に接続し、前記第2の入力 が制御端子に接続されたスイッチ素子を前記第2の電源 側に接続し、前記第1、第2の入力の負荷となるスイッ チ素子の数を同数としたことを特徴とする請求項15記 載のクロック制御回路。

【請求項17】前記タイミング平均化回路が、

第1の電源と第1の内部ノード間に接続される第1のス イッチ素子と、

第1、第2の入力信号を入力とし、前記第1のスイッチ 素子の制御端子に出力端が接続され、前記第1、第2の 入力信号がともに第1の値のときに前記第1のスイッチ 素子をオンさせる第1の論理回路と、

前記第1の内部ノードと第2の電源間に直列に接続さ れ、前記第1の入力信号が、前記第1の値、第2の値の ときそれぞれオフ、オンされる第2のスイッチ累子と、 出力信号の値が前記第1の値、前記第2の値のときそれ ぞれオン、オフされる第3のスイッチ素子と、

前記第1の内部ノードと前記第2の電源間に直列に接続 され、前記第2の入力信号が、前記第1の値、前記第2 の値のときそれぞれオフ、オンされる第4のスイッチ素 子と、出力信号の値が前記第1の値、第2の値のときそ れぞれオン、オフされる第5のスイッチ素子と、

前記第1の電源と第3の内部ノード間に接続され、前記 第1の内部ノードを制御端子に入力する第6のスイッチ 素子と、

第2の電源と第2の内部ノード間に接続される第7のス イッチ素子と、

【請求項15】前記タイミング平均化回路が、第1の電 50 前記第1、第2の入力信号を入力し、前記第7のスイッ

5

チ累子の制御端子に出力が接続され、前記第1、第2の 入力がともに第2の値のときに前記第7のスイッチ素子 をオンさせる第2の論理回路と、

前記第2の内部ノードと前記第1の電源間に直列に接続 され、前記第1の入力信号が、前記第1の値、第2の値 のときそれぞれオン、オフされる第8のスイッチ素子 と、出力信号の値が前記第1の値、前記第2の値のとき それぞれオフ、オンされる第9のスイッチ素子と、

前記第2の内部ノードと前記第1の電源間に直列に接続 され、前記第2の入力信号が、前記第1の値、前記第2 10 前記第2の内部ノードと前記第1の電源間に直列に接続 の値のときそれぞれオン、オフされる第10のスイッチ **素子と、前記出力信号の値が前記第1の値、前記第2の** 値のときそれぞれオフ、オンされる第11のスイッチ素 子と、

前記第2の電源と前記第3の内部ノード間に接続され、 前記第2の内部ノードを制御端子に入力する第12のス イッチ素子と、

前記第3の内部ノードを入力端に入力し、前記第3の内 部ノード電位としきい値との大小により出力論理値が定 められるインバータ回路と、

を備え、

前記第1、及び第2の入力信号に基づき、前記第3のス イッチ素子及び前記第5のスイッチ素子からなる第1の スイッチ素子対と、前記第9のスイッチ素子及び前記第 11のスイッチ素子からなる第2のスイッチ素子対と、 をそれぞれオン、オフ制御する回路手段を備えている、 ことを特徴とする請求項2乃至4、請求項6乃至10の いずれか一に記載のクロック制御回路。

【請求項18】前記タイミング平均化回路が、

第1の電源と第1の内部ノード間に接続される第1のス 30 イッチ素子と、

第1、第2の入力信号を入力とし、前記第1のスイッチ 素子の制御端子に出力端が接続され、前記第1、第2の 入力信号がともに第1の値のときに前記第1のスイッチ 素子をオンさせる第1の論理回路と、

前記第1の内部ノードと第2の電源間に直列に接続さ れ、前記第1の入力信号が、前記第1の値、第2の値の ときそれぞれオフ、オンされる第2のスイッチ素子と、 出力信号の値が前記第1の値、前記第2の値のときそれ ぞれオン、オフされる第3のスイッチ素子と、

前記第1の内部ノードと前記第2の電源間に直列に接続 され、前記第2の入力信号が、前記第1の値、前記第2 の値のときそれぞれオフ、オンされる第4のスイッチ素 子と、出力信号の値が前記第1の値、第2の値のときそ れぞれオン、オフされる第5のスイッチ素子と、

前記第1の電源と第3の内部ノード間に接続され、前記 第1の内部ノードを制御端子に入力する第6のスイッチ 素子と、

第2の電源と第2の内部ノード間に接続される第7のス イッチ素子と、

前記第1、第2の入力信号を入力し、前記第7のスイッ チ素子の制御端子に出力が接続され、前記第1、第2の 入力がともに第2の値のときに前記第7のスイッチ素子 をオンさせる第2の論理回路と、

前記第2の内部ノードと前記第1の電源間に直列に接続 され、前記第1の入力信号が、前記第1の値、第2の値 のときそれぞれオン、オフされる第8のスイッチ素子 と、出力信号の値が前記第1の値、前記第2の値のとき それぞれオフ、オンされる第9のスイッチ素子と、

され、前記第2の入力信号が、前記第1の値、前記第2 の値のときそれぞれオン、オフされる第10のスイッチ 素子と、前記出力信号の値が前記第1の値、前記第2の 値のときそれぞれオフ、オンされる第11のスイッチ素 子と、

前記第2の電源と前記第3の内部ノード間に接続され、 前記第2の内部ノードを制御端子に入力する第12のス イッチ素子と、

前記第3の内部ノードを入力端に入力し、前記第3の内 20 部ノード電位としきい値との大小により出力論理値が定 められるインバータ回路と、

を備え、

前記インバータ回路の出力端から前記出力信号が出力さ れるとともに、前記出力信号の正転信号を生成するバッ ファ回路の出力が、前記第3のスイッチ素子と、前記第 5のスイッチ素子と、前記第9のスイッチ素子と、前記 第11のスイッチ素子との制御端子に共通接続されてな る、ことを特徴とする請求項2乃至4、請求項6乃至1 0のいずれか一に記載のクロック制御回路。

【請求項19】前記タイミング平均化回路が、

第1の電源と第1の内部ノード間に接続される第1のス イッチ素子と、

第1、第2の入力信号を入力とし、前記第1のスイッチ 素子の制御端子に出力端が接続され、前記第1、第2の 入力信号がともに第1の値のときに前記第1のスイッチ 素子をオンさせる第1の論理回路と、

前記第1の内部ノードと第2の電源間に直列に接続され る第2スイッチ素子と、第3のスイッチとを備え、前記 第2のスイッチ素子は、前記第1の入力信号が、前記第 40 1の値、第2の値のときそれぞれオフ、オンされ、

前記第1の内部ノードと前記第2の電源間に直列に接続 される第4のスイッチ素子と、第5のスイッチとを備 え、前記第4のスイッチ素子は、前記第2の入力信号 が、前記第1の値、前記第2の値のときそれぞれオフ、 オンされ.

前記第1の電源と第3の内部ノード間に接続され、前記 第1の内部ノードを制御端子に入力する第6のスイッチ 素子と、

第2の電源と第2の内部ノード間に接続される第7のス 50 イッチ素子と、

前記第1、第2の入力信号を入力し、前記第7のスイッ チ素子の制御端子に出力が接続され、前記第1、第2の **入力信号がともに第2の値のときに前記第7のスイッチ** 素子をオンさせる第2の論理回路と、

前記第2の内部ノードと前記第1の電源間に直列に接続 される、第8のスイッチ素子と第9のスイッチ素子とを 備え、前記第8のスイッチ素子は、前記第1の入力信号 が、第1の値、第2の値のときそれぞれオン、オフさ n.

前記第2の内部ノードと前記第1の電源間に直列に接続 10 K番目(ただし、1≤K≤n)のパルス幅補正回路の出 される、第10のスイッチ素子と第11のスイッチ素子 とを備え、前記第10のスイッチ素子は、前記第1の入 力信号が、前記第1の値、前記第2の値のときそれぞれ オン、オフされ、

前記第2の電源と前記第3の内部ノード間に接続され、 前記第2の内部ノードを制御端子に入力する第12のス イッチ素子と、

前記第3の内部ノードを入力端に入力し、前記第3の内 部ノード電位としきい値との大小により出力論理値が定 められるインバータ回路と、備え、

前記第1の論理回路の出力は、前記第9のスイッチ素子 と第11のスイッチ素子の制御端子に接続され、

前記第2の論理回路の出力は、前記第3のスイッチ素子 と第5のスイッチ素子の制御端子に接続されてなる、こ とを特徴とする請求項2乃至4、請求項6乃至10のい ずれか一に記載のクロック制御回路。

【請求項20】前記逓倍回路が、入力されたクロックを 分周して互いに位相の異なる複数のクロック(「多相ク ロック」という)を生成出力する分周器と、

前記入力クロックの周期を検知する周期検知回路と、 前記分周器から出力される多相クロックを入力とし、前 記クロックを逓倍した多相クロックを生成する多相クロ ック逓倍回路と、を備え、

前記多相クロック逓倍回路が、2つの入力のタイミング 差を分割した信号を出力する複数のタイミング差分割回 路と、2つの前記タイミング差分割回路の出力をそれぞ れ多重化して出力する複数の多重化回路と、を備え、

前記複数のタイミング差分割回路は、同一位相のクロッ クを入力とするタイミング差分割回路と、相隣る位相の 2つのクロックを入力とするタイミング差分割回路を備 40 えている、ことを特徴とする請求項4の記載のクロック 制御回路。

【請求項21】前記多相クロック逓倍回路が、n相のク ロック(第1乃至第nクロック)を入力し、

2つの入力のタイミング差を分割した信号を出力する2 n個のタイミング差分割回路を備え、

2i-1番目(ただし、 $1 \le i \le n$)のタイミング差分 割回路は、前記2つの入力としてi番目の同一クロック

2Ⅰ番目(ただし、1≤Ⅰ≤n)のタイミング差分割回 50 が第1の値のときオンされる第5のスイッチ素子と、前

路は、「番目のクロックと、(I+1 mod n)番 目(ただし、modは剰余演算を表し、I+1mod nは、I+1をnで割った余り)のクロックを入力と

J番目(ただし、1≦J≦2n)のタイミング差分割回 路の出力と(J+2mod n) 番目(ただし、J+2 mod nは、J+2をnで割った余り)のタイミン グ差分割回路の出力とを入力とする2n個のパルス幅補 正回路と、

カと(K+n)番目のパルス幅補正回路の出力とを入力 とするn個の多重化回路と、

を備えた、ことを特徴とする請求項20記載のクロック 制御回路。

【請求項22】前記タイミング差分割回路が、第1、第 2の入力信号を入力とし第1、第2の入力信号が第1の 値のときに内部ノードを第1の電源の電位に設定する論 理回路と、

前記論理回路の出力である内部ノードの電位としきい値 20 の大小により出力論理値を変化させるバッファ回路もし くはインバータ回路と、を備え、

前記内部ノードと第2の電源間には、直列接続されたス イッチ素子と容量とが、複数本互いに並列接続されてお

前記スイッチの制御端子に接続する周期制御信号にて前 記内部ノードに付加する容量を決められる構成とされて いる、ことを特徴とする請求項20又は21に記載のク ロック制御回路。

【請求項23】請求項1乃至22のいずれかーに記載の 30 クロック制御回路を備え、クロックの供給を必要とする クロック利用回路に対して、前記クロック制御回路から 出力されるクロックを供給する、ことを特徴とする半導 体集積回路装置。

【請求項24】第1の入力信号と第2の入力信号間のタ イミング差を平均した遅延に相当する信号を出力するタ イミング差平均化回路であって、

第1の電源と内部ノード間に挿入され、第1の入力が制 御端子に接続され、前記第1の入力が第1の値のときオ フされる複数の第1のスイッチ素子と、

前記内部ノードと第2の電源間に挿入され、第1の入力 が制御端子に接続され、前記第1の入力が第1の値のと きオンされる複数の第2のスイッチ素子と、

前記第1の電源と前記内部ノード間に直列に接続され、 前記第1の入力が制御端子に接続され、前記第1の入力 が第1の値のときオフされる第3のスイッチ素子と、第 2の入力が制御端子に接続され、前記第2の入力が第1 の値のときオフされる第4のスイッチ素子と、

前記内部ノードと前記第2の電源間に直列に接続され、 前記第1の入力が制御端子に接続され、前記第1の入力 記第2の入力が制御端子に接続され、前記第2の入力が 第1の値のときオンされる第6のスイッチ素子と、

9

前記内部ノードの電位としきい値との大小により出力論 理値が定められるインバータ回路と、を備え、

前記第2の入力が制御端子に接続されたスイッチ素子を 前記第1電源に接続し、前記第2の入力が制御端子に接 続されたスイッチ素子を前記第2の電源側に接続し、前 記第1、第2の入力の負荷となるスイッチ素子の数を同 数とした、ことを特徴とするタイミング差平均化回路。 【請求項25】第1の入力信号と第2の入力信号間のタ 10

イミング差を平均した遅延に相当する信号を出力するタ イミング差平均化回路であって、

- (a) 第1の電源と第1の内部ノード間に接続される第 1のスイッチ素子と、
- (b)第1、第2の入力信号を入力とし、前記第1のス イッチ素子の制御端子に出力端が接続され、前記第1、 第2の入力信号がともに第1の値のときに前記第1のス イッチ素子をオンさせる第1の論理回路と、
- (c) 前記第1の内部ノードと第2の電源間に直列に接 続され、前記第1の入力信号が、前記第1の値、第2の 20 値のときそれぞれオフ、オンされる第2のスイッチ素子 と、出力信号の値が前記第1の値、前記第2の値のとき それぞれオン、オフされる第3のスイッチ素子と、
- (d) 前記第1の内部ノードと前記第2の電源間に直列 に接続され、前記第2の入力信号が、前記第1の値、前 記第2の値のときそれぞれオフ、オンされる第4のスイ ッチ素子と、出力信号の値が前記第1の値、第2の値の ときそれぞれオン、オフされる第5のスイッチ素子と、
- (e)前記第1の電源と第3の内部ノード間に接続さ れ、前記第1の内部ノードを制御端子に入力する第6の 30 のときそれぞれオン、オフされる第5のスイッチ素子 スイッチ素子と、
- (f)第2の電源と第2の内部ノード間に接続される第 7のスイッチ素子と、
- (g)前記第1、第2の入力信号を入力し、前記第7の スイッチ素子の制御端子に出力が接続され、前記第1、 第2の入力がともに第2の値のときに前記第7のスイッ チ素子をオンさせる第2の論理回路と、
- (h)前記第2の内部ノードと前記第1の電源間に直列 に接続され、前記第1の入力信号が、前記第1の値、第 2の値のときそれぞれオン、オフされる第8のスイッチ 40 チ素子をオンさせる第2の論理回路と、 素子と、出力信号の値が前記第1の値、前記第2の値の ときそれぞれオフ、オンされる第9のスイッチ素子と、
- (i)前記第2の内部ノードと前記第1の電源間に直列 に接続され、前記第2の入力信号が、前記第1の値、前 記第2の値のときそれぞれオン、オフされる第10のス イッチ素子と、前記出力信号の値が前記第1の値、前記 第2の値のときそれぞれオフ、オンされる第11のスイ ッチ素子と、
- (j)前記第2の電源と前記第3の内部ノード間に接続 され、前記第2の内部ノードを制御端子に入力する第1 50 第2の値のときそれぞれオフ、オンされる第11のスイ

2のスイッチ素子と、

- (k)前記第3の内部ノードを入力端に入力し、前記第 3の内部ノード電位としきい値との大小により出力論理 値が定められるインバータ回路と、 を備え、
- (1)前記第1及び第2の入力信号に基づき、前記第3 のスイッチ素子及び前記第5のスイッチ素子からなる第 1のスイッチ素子対と、前記第9のスイッチ素子及び前 記第11のスイッチ素子からなる第2のスイッチ素子対 とをそれぞれオン、オフ制御する回路手段を備えてい る。ことを特徴とするタイミング差平均化回路。

【請求項26】第1の入力信号と第2の入力信号間のタ イミング差を平均した遅延に相当する信号を出力するタ イミング差平均化回路であって、

- (a)第1の電源と第1の内部ノード間に接続される第 1のスイッチ素子と、
- (b)第1、第2の入力信号を入力とし、前記第1のス イッチ素子の制御端子に出力端が接続され、前記第1、 第2の入力信号がともに第1の値のときに前記第1のス イッチ素子をオンさせる第1の論理回路と、
- (c)前記第1の内部ノードと第2の電源間に直列に接 続され、前記第1の入力信号が、前記第1の値、第2の 値のときそれぞれオフ、オンされる第2のスイッチ素子 と、出力信号の値が前記第1の値、前記第2の値のとき それぞれオン、オフされる第3のスイッチ素子と、
- (d)前記第1の内部ノードと前記第2の電源間にに直 列に接続され、前記第2の入力信号が、前記第1の値、 前記第2の値のときそれぞれオフ、オンされる第4のス イッチ素子と、出力信号の値が前記第1の値、第2の値 と、を備え、
- (e) 前記第1の電源と第3の内部ノード間に接続さ れ、前記第1の内部ノードを制御端子に入力する第6の スイッチ素子と、
- (f)第2の電源と第2の内部ノード間に接続される第 7のスイッチ素子と、
- (g)前記第1、第2の入力信号を入力し、前記第7の スイッチ素子の制御端子に出力が接続され、前記第1、 第2の入力がともに第2の値のときに前記第7のスイッ
- (h) 前記第2の内部ノードと前記第1の電源間に直列 に接続され、前記第1の入力信号が、前記第1の値、第 2の値のときそれぞれオン、オフされる第8のスイッチ 素子と、出力信号の値が前記第1の値、前記第2の値の ときそれぞれオフ、オンされる第9のスイッチ素子と、
- (i)前記第2の内部ノードと前記第1の電源間に直列 に接続され、前記第2の入力信号が、前記第1の値、前 記第2の値のときそれぞれオン、オフされる第10のス イッチ素子と、前記出力信号の値が前記第1の値、前記

ッチ素子と、を備え、

(j)前記第2の電源と前記第3の内部ノード間に接続され、前記第2の内部ノードを制御端子に入力する第1 2のスイッチ素子と、

11

(k)前記第3の内部ノードを入力端に入力し、前記第3の内部ノード電位としきい値との大小により出力論理値が定められるインバータ回路と、を備え、

(1) 前記インバータ回路の出力端から前記出力信号が出力されるとともに、前記出力信号の正転信号を生成するバッファ回路の出力が、前記第3のスイッチ素子と、前記第5のスイッチ素子と、前記第5のスイッチ素子と、前記第11のスイッチ素子との制御端子に共通接続されてなる、ことを特徴とするタイミング差平均化回路。

【請求項27】(a)第1の入力信号と第2の入力信号 間のタイミング差を平均した遅延に相当する信号を出力 するタイミング差平均化回路が、

(aa)第1の電源と第1の内部ノード間に接続される 第1のスイッチ素子と、

(ab)第1、第2の入力信号を入力とし、前記第1の 20 スイッチ素子の制御端子に出力端が接続され、前記第 1、第2の入力信号がともに第1の値のときに前記第1 のスイッチ素子をオンさせる第1の論理回路と、

(ac)前記第1の内部ノードと第2の電源間に直列に接続される第2のスイッチ素子と第3のスイッチとを備え、前記第2のスイッチ素子は、前記第1の入力信号が、前記第1の値、第2の値のときそれぞれオフ、オンされ、

(ad) 前記第1の内部ノードと前記第2の電源間に直列に接続される第4のスイッチ素子と第5のスイッチと 30 を備え、前記第4のスイッチ素子は、前記第2の入力信号が、前記第1の値、前記第2の値のときそれぞれオフ、オンされ、

(ae)前記第1の電源と第3の内部ノード間に接続され、前記第1の内部ノードを制御端子に入力する第6のスイッチ素子と、

(af)第2の電源と第2の内部ノード間に接続される 第7のスイッチ素子と、

(ag)前記第1、第2の入力信号を入力し、前記第7のスイッチ素子の制御端子に出力が接続され、前記第1、第2の入力信号がともに第2の値のときに前記第7のスイッチ素子をオンさせる第2の論理回路と、

(ah)前記第2の内部ノードと前記第1の電源間に直列に接続される、第8のスイッチ素子と第9のスイッチ素子とを備え、前記第8のスイッチ素子は、前記第1の入力信号が、第1の値、第2の値のときそれぞれオン、オフされ、

(ai) 前記第2の内部ノードと前記第1の電源間に直 ロックをそれぞれ分別に接続される、第10のスイッチ素子と第11のスイ (第1、第2の)2数 ッチ素子とを備え、前記第10のスイッチ素子は、前記 50 1…B4)を出力し、

第1の入力信号が、前記第1の値、前記第2の値のとき それぞれオン、オフされ、

(aj)前記第2の電源と前記第3の内部ノード間に接続され、前記第2の内部ノードを制御端子に入力する第12のスイッチ素子と、

(ak) 前記第3の内部ノードを入力端に入力し、前記第3の内部ノード電位としきい値との大小により出力論理値が定められるインバータ回路と、を備え、

(al)前記第1の論理回路の出力は、前記第9のスイ・ッチ素子と第11のスイッチ素子の制御端子に接続され、

(am) 前記第2の論理回路の出力は、前記第3のスイッチ素子と第5のスイッチ素子の制御端子に接続されてなる、ことを特徴とするタイミング差平均化回路。

【翻求項28】入力クロックを一端から入力して折り返すクロック伝搬経路の往路上の第1の位置と、前記往路の前記第1の位置に対応する復路の第2の位置からのクロックを入力するタイミング差平均回路又はタイミング差分割回路により、これらの2つのクロックのタイミング差を平均化し又は均等に2分割した時間に対応する遅延時間の信号を出力することで、前記往復経路の位置によらずにタイミングのそろったクロックを生成可能としたことを特徴とするクロック制御方法。

【請求項29】入力クロックをクロック伝搬経路の一端から入力して第1、第2の経路の往路に分岐したのち、前記一端と対向する他端側で折り返し、前記折り返した第1、第2の経路の復路はそれぞれ第2、第1の経路の往路に沿って配設され、

前記第1の経路の往路上の第1の位置と、前記往路の前記第1の位置に対応する前記第2の経路の復路の第2の位置からのクロックを入力するタイミング差分割回路により、これらの2つのクロックのタイミング差を均等に2分割した時間に対応する遅延時間の信号を出力することで、前記往復経路の位置によらずタイミングのそろったクロックを生成可能としたことを特徴とするクロック制御方法。

【請求項30】入力クロックを一旦分周したクロックを クロックを一端から入力して折り返すクロック伝搬経路 の往路上の第1の位置と、前記往路の前記第1の位置に 40 対応する復路の第2の位置からのクロックを入力するタ イミング差分割回路により、これらの2つのクロックの タイミング差を等しく2分割した時間に対応する遅延時 間の信号を出力し、前記出力信号を逓倍して出力する、 ことを特徴とするクロック制御方法。

(第1、第2の) 2群の分周クロック(A1…A4;B

前記両群の分周クロックについて、第1、第2群から選 んだ対応する位相の一対の分周クロックを入力するタイ ミング差分割回路又はタイミング平均化回路により、こ れらの一対の分周クロック(A1, B1;…: A4, B 4)のタイミング差を平均化し又は等しく2分割した時 間に対応する遅延時間の信号(L1-L4)を出力し、 前記複数のタイミング差分割回路からの信号を一つの信 号に合成して出力する、ことを特徴とするクロック制御 方法。

13

【請求項32】下記(a)、(b)の組み合わせを含む 10 クロック制御回路であって、

(a) 第1、第2分岐往路へ分岐する少なくとも1つの 分岐を備え、分岐から離隔した側で折り返され、かつ夫 々第2、第1分岐往路に沿って反平行に配設された第 1、第2分岐復路を備えるクロック伝播経路と、

(b) 前記第1又は第2経路の分岐往路上の第1又は第 2の位置と、前記分岐往路の前記第1又は第2の位置に 対応する前記第2又は第1の経路の分岐復路の第2又は 第1の位置からクロックを夫々入力として、これらのク ロックのタイミング差を均等に2分割した時間に対応す 20 は2 b であり、入力端から B 点までの遅延時間(a -る遅延時間の信号を出力する少なくとも1つのタイミン グ差平均回路と、

を備えたことを特徴とするクロック制御回路。

【請求項33】前記タイミング差平均化回路を複数備え たことを特徴とする請求項32に記載のクロック制御回

【請求項34】前記(a)、(b)の組合せを複数備え たことを特徴とする請求項32に記載のクロック制御回

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、クロック制御回路 および方法に関し、特に、システムクロックに同期する 回路を有する半導体集積回路のクロック供給回路に用い て好適なクロック制御回路および方法に関する。

【従来の技術】システムクロックに同期させて内部回路 の制御を行う半導体集積回路装置においては、クロック 周期ごとに一定の回路動作を実行させることで、内部回 化・高機能化により、チップサイズが増大し、また動作 周波数の高速化によるクロック周期の短縮に伴い、クロ ック経路内での遅延時間差の短縮が課題となっている。 【0003】このような課題に対して、例えば特開平9 -258841号公報には、クロックソースからの往復 のクロック配線を配設し、これを往路と復路に2分し、 往路と復路の2本を配線を用い、配線遅延を検出して、 クロックの調整を行うクロック供給方法が開示されてい る。往路の第1の位置と、復路の第1の位置の所定近傍 にある第2の位置にそれぞれ接続された第1、第2の入 50 すことができるクロック制御回路及び方法を提供するこ

力端子を有し、第1、第2の入力端子から往路と復路の 遅延を検出しその平均を出力するレシーバを備えた構成 が開示されている。

【0004】すなわち上記特開平9-258841号公 報には、例えば、図22に示すように、往路111のA 点と、復路112のH点とを入力とし、A点は可変ディ レイライン171と可変ディレイライン172を介して位 相検知回路 181の一端に入力され、H点は、位相検知 回路181の他端に入力され、位相検知回路181の位 相比較結果に基づき、可変ディレイライン171、172 の遅延時間を可変制御して、位相調整し、可変ディレイ ライン171、172の接続点からレシーバの出力しを得

【0005】クロック伝搬経路の往路111のA点から 折り返し点 1 13までの遅延時間はaであることから、 A点からH点までの遅延時間は2aであり、A点とH点 の遅延時間の平均をとれば、その平均の値aであり、ま たクロック伝達線の往路111のB点から折り返し点1 13までの遅延時間はb、B点からG点までの遅延時間 b)と、入力端からG点までの遅延時間((a-b)+ 2b)の和は、

 $\{(a-b)+(a-b)+2b\}=2a$

となり、その平均をとれば、その値はaであり、このよ うに、クロック伝搬経路の位置に依存せず、そろった位 相のクロック信号を得ることができる。

【0006】このように、上記特開平9-258841 号公報に記載された従来の方法は、クロックパスを折り 返し、その往復の経路の中間の遅延タイミングをとるこ 30 とで、クロック経路内の可変ディレイラインの遅延量を 調整するものである。

【0007】この調整方法としては、位相差を位相検知 回路により検知し、該検知された位相差に基づき、可変 ディレイラインの遅延量を変化させる位相同期ループ (Phase Locked Loop: PLL)、ディレイロックル ープ (Delay Lock Loop: DLL) などの帰還系回路 構成が、一般的に用いられている。

[8000]

【発明が解決しようとする課題】しかしながら、PLL 路全体を制御している。近時、半導体集積回路の高集積 40 やDLLは、帰還回路をなすことから、クロックが安定 するまで、数百サイクルから数千サイクル長い周期が必 要となる、という問題点を有している。

> 【0009】また位相比較器、遅延回路列などが複数必 要になり、回路規模が増大する、という問題点も有して いる。

> 【0010】したがって、本発明は、上記問題点に鑑み てなされたものであって、その目的は、クロック伝達線 全体での遅延差を無くす回路において、PLL回路やD しし回路を用いた場合と比べて、短時間に遅延差を無く

【0011】本発明の他の目的は、位相比較器を不要と することで回路規模の増大を抑止するクロック制御回路 及び方法を提供することにある。

[0012]

とにある。

【課題を解決するための手段】本発明の第1の視点によ れば、入力クロックを一端から入力して折り返す(方向 反転する)クロック伝搬経路の往路上の第1の位置と、 前記往路の前記第1の位置に対応する復路上の第2の位 置からのクロックを入力としこれら2つのクロックのタ 10 イミング差を所定の内分比で分割した時間に対応する遅 延時間の信号を出力するタイミング差分割回路を備えた ことを特徴とするクロック制御回路が提供される。本発 明の第2視点によればクロック制御回路は、入力クロッ クを一端から入力して折り返すクロック伝搬経路の往路 上の第1の位置と、前記往路の前記第1の位置に対応す る復路上の第2の位置からのクロックを入力としてこれ らのクロックのタイミング差を均等に2分割して出力す るタイミング平均化回路を備える。

【0013】本発明の第3視点において、タイミング平 20 均化回路は、前記2つのクロックを入力する第1、第2 の入力端に対して、前記2つのクロックのうちはやく遷 移する方のクロックを同時に入力したときに出力信号が 出力されるまでの遅延時間に対して、前記2つのクロッ クのタイミング差 (T)を均等に2分割した時間 (T/ 2) に相当する遅延時間を加算した遅延時間をもって出 力信号を出力する。

【0014】本発明の第4視点によれば、入力クロック を分周回路で分周したクロックをクロックを一端から入 力して折り返すクロック伝搬経路の往路上の第1の位置 30 と、前記往路の前記第1の位置に対応する復路の第2の 位置からのクロックを入力としてこれらのクロックのタ イミング差を均等に2分割して出力するタイミング平均 化回路と、前記タイミング平均化回路の出力を逓倍する 逓倍回路と、を備えている。

【0015】本発明の第5視点によれば、クロック制御 回路は、入力クロックを一端から入力して折り返すクロ ック伝搬経路の往路上の第1の位置からの第1クロック と、前記往路の前記第1の位置に対応する復路の第2の 周し互いに位相の異なる複数相の分周クロックを出力 し、前記2つのクロックを分周した対応する位相の分周 クロック同士のタイミング差を均等に2分割した時間に 対応する遅延時間を有する信号を一つの信号に合成して 出力する合成回路を備える。

【0016】また本発明の第6の視点によれば、クロッ ク制御方法は、入力クロックを一端から入力して折り返 すクロック伝搬経路の往路上の第1の位置と、前記往路 の前記第1の位置に対応する復路の第2の位置のクロッ クのタイミング差を平均化することで、前記往復経路の 50 タイミング平均化回路(101、102)と、第2の経路

16.

位置によらずタイミングのそろったクロックを生成可能 としている。本発明のその他の視点及び特徴は、各請求 項に記載のとおりであり、必要に応じ、ここにその引用 をもって繰込み、ここに記載されたものとみなす。な お、本発明において、「折り返す」とは、信号の伝搬経 路の方向を反転することを意味する。

[0017]

【発明の実施の形態】本発明の実施の形態について説明 する。本発明は、その好ましい一実施の形態において、 図1を参照すると、入力クロックを一端から入力して折 り返すクロック伝搬経路の往路111上の第1の位置 (A、B、C、D)と、往路111の前記第1の位置 (A、B、C、D)に対応する復路112上の第2の位 置(H、G、F、E)からのクロックを入力として、こ れらのクロックのタイミング差を平均して出力するタイ ミング平均化回路(10:、102、103、104)を備 える。第1の位置の前記クロック伝搬経路の折り返し点 (113)の遅延時間と、前記クロック伝搬経路の折り 返し点(113)と前記第2の位置との間の遅延時間は それぞれ互いに等しい。

【0018】本発明の一実施の形態において、タイミン グ平均化回路としては、2つのクロックを入力する第 1、第2の入力端に対して、前記2つのクロックのうち はやく遷移する方のクロックを同時に入力したときに出 力信号が出力されるまでの遅延時間(Cons)に対し て、前記2つのクロックのタイミング差(T)を均等に 2分割した時間(T/2)に相当する遅延時間を加算し た遅延時間をもって出力信号を出力する、すなわち、木 発明は、PししやDししを用いず、タイミング平均化回 路としては、入力された2つのクロックのうち、はやく 遷移する方の一のクロックに基づき内部ノードを充電又 は放電し、つづいて、前記一のクロックよりも遅れて遷 移する他のクロックと前記一のクロックとに基づき前記 内部ノードを充電又は放電する構成とされ、前記内部ノ ードが入力端に接続され、前記内部ノード電圧がしきい 値電圧を超えるか又は下回った場合に出力論理値を変え る、反転又は正転型のバッファ回路を有する構成とされ

【0019】本発明は、その好ましい一実施の形態にお 位置からの第2クロックの2つのクロックをそれぞれ分 40 いて、図5を参照すると、入力クロックをクロック伝搬 経路の一端から入力して第1、第2の経路の往路(11 A、11B) に分岐したのち、前記一端と対向する他端 側で折り返し、前記折り返された第1、第2の経路の復 路(11C、11D)はそれぞれ第2、第1の経路の往 路(11B、11A)に沿って配設され、前記第1の経 路の往路(11A)上の第1の位置(A、B)と、前記 往路の前記位置に対応する前記第2の経路の復路(11 D)の第2の位置(H、G)からのクロックを入力とし てこれらのクロックのタイミング差を平均して出力する

1.8

の往路(11B)上の第3の位置(E、F)と、前記往路の前記位置に対応する前記第2の経路の復路(11C)の第4の位置(D、C)からのクロックを入力としてこれらのクロックのタイミング差を平均して出力するタイミング平均化回路(104、103)と、を備えている。

【0020】本発明は、その好ましい一実施の形態において、図9を参照すると、入力クロックを分周する分周回路(14)を備え、分周回路(14)で分周したクロックをクロックを一端から入力して折り返すクロック伝 10 搬経路の往路上の第1の位置(A、B、C、D)と、前記往路の前記位置に対応する復路の第2の位置(H、G、F、E)からのクロックを入力としてこれらのクロックのタイミング差を平均して出力するタイミング平均化回路(101、102、103、104)と、タイミング平均化回路(101、102、103、104)の出力をそれぞれ逓倍する逓倍回路(151、152、153、154)と、を備える。

【0021】本発明は、その好ましい一実施の形態にお

いて、図16を参照すると、入力クロックを一端から入 20

力して折り返すクロック伝搬経路の往路(111)上の 第1の位置(A、B、C、D)と、前記往路の前記位置 に対応する復路の第2の位置(H、G、F、E)からの 2つのクロックを入力とする分周機能付きタイミング平 均化回路(1001、1002、1003、1004)と、 分周機能付きタイミング平均化回路(1001、10 02、1003、1004) からそれぞれ出力される分周 出力信号(L1~L4、K1~K4、J1~J4、I1 ~ I 4)を一つの出力信号に合成する合成回路(1 61、162、163、164)と、を備えている。 【0022】分周機能付きタイミング平均化回路は、2 つのクロックを分周し互いに位相の異なる複数相の分周 クロックを出力する第1、第2の分周回路(1011、 1012)と、第1、第2の分周回路(1011、101 2)の対応する位相の2つの分周クロックを入力してタ イミング差を平均化した信号を出力する複数のタイミン グ平均化回路(1021、1022、1023、1024) と、複数のタイミング平均化回路(1021、1022、 1023、1024)の出力(し1、し2、し3、し4) を一つの信号に合成して出力する合成回路(16)と、 を備える。

【0023】本発明は、その好ましい一実施の形態において、図19を参照すると、入力クロックを分周し互いに位相の異なる複数相の分周クロックを出力する分周回路(14A)と、分周回路(14A)から出力される複数の分周クロックを一端から入力して折り返す複数のクロックを機経路(11-1~11-4)の各々について、往路上のある位置と、前記往路の前記位置に対応する復路の位置とからの2つのクロックを入力とする複数のタイミング平均化回路(4つのTM)と、複数のタイ 50 定められるバッファ回路(BUF)と、内部ノード(N1)と第2の度のタイミング平均化回路(4つのTM)と、複数のタイ 50 定められるバッファ回路(BUF)と、を備える。

ミング平均化回路(4つのTM)からの出力を一つの信号に合成して出力する合成回路(16)と、を備える。【0024】本発明は、その好ましい一実施の形態において、図21を参照すると、入力クロックを一端から入力して折り返す第1のクロック伝搬経路(111)の往路上の第1の位置(A、B、C、D)と、前記往路の前記位置に対応する復路の第2の位置(H、G、F、E)からの2つのクロックを入力とするタイミング平均化回路(1101)から出力されるクロックを一端から入力して折り返す第2のクロック伝搬経路(1141)の往路上のある位置と、前記往路の前記位置に対応する復路の位置とからの2つのクロックを入力とするタイミング平均化回路(1201~1204)を備える。

【0025】さらに、タイミング平均化回路(11 O2) から出力されるクロックを一端から入力して折り 返す第2のクロック伝搬経路(1142)の往路上のあ る位置と、前記往路の前記位置に対応する復路の位置か らの2つのクロックを入力とするタイミング平均化回路 (1211~1214)を備え、タイミング平均化回路 (110₃)から出力されるクロックを一端から入力し て折り返す第2のクロック伝搬経路(1143)の往路 上のある位置と、前記往路の前記位置に対応する復路の 位置とからの2つのクロックを入力とするタイミング平 均化回路(1221~1224)を備え、タイミング平均 化回路(1104)から出力されるクロックを一端から 入力して折り返す第2のクロック伝搬経路(1144) の往路上のある位置と、前記往路の前記位置に対応する 復路の位置とからの2つのクロックを入力とするタイミ 30 ング平均化回路(1231~1234)を備えている。こ ららのタイミング平均化回路の出力信号は、半導体集積 回路(又はプリント配線基板)の2次元平面において、 例えばメッシュ状に、配設される。

【0026】次に、タイミング平均化回路についてその 回路構成をいくつか説明する。本発明の一実施の形態に おいて、折り返し型のクロック伝搬回路の往路と復路の 二点からのクロックを入力とするタイミング平均化回路 としては、図3を参照すると、第1の電源(VCC)と 内部ノード(N1)間に並列接続され、第1の入力(I 40 N1)と第2の入力(IN2)がそれぞれ第1の値のと きオンされ、第2の値のときオフする第1、第2のスイ ッチ素子 (MP1、MP2)と、内部ノード (N1)と 第2の電源(GND)間に接続され、前記第1の入力と 前記第2の入力を入力とする論理回路(NOR1)の出 力を制御端子に入力し、前記第1の入力と前記第2の入 力が前記第2の値のときにオン状態とされる第3のスイ ッチ素子 (MN1) と、内部ノード (N1) と第2の電 源(GND)間に接続された容量(C)と、内部ノード (N1)の電位としきい値との大小により出力論理値が

【0027】本発明の一実施の形態において、タイミン グ平均化回路としては、図6を参照すると、第1の電源 (VCC)と内部ノード(N52)間に直列に接続さ れ、第1の入力(IN1)が制御端子に接続され、第1 の入力(IN1)が第1の値のときオフされる複数の第 1のスイッチ素子 (MP51、MP52) と、内部ノー ド(N52)と第2の電源(GND)間に直列に接続さ れ、第1の入力(IN1)が制御端子に接続され、前記 第1の入力(IN1)が第1の値のときオンされる複数 の第2のスイッチ素子 (MN51、MN52) と、第1 10 の電源と前記内部ノード(N52)間に直列に挿入さ れ、前記第1の入力(IN1)が制御端子に接続され、 前記第1の入力(IN1)が第1の値のときオフされる 第3のスイッチ素子(MP53)と、第2の入力(IN 2)が制御端子に接続され、前記第2の入力(IN2) が第1の値のときオフされる第4のスイッチ素子(MP 54)と、内部ノード(N52)と第2の電源間に直列 に接続され、前記第1の入力(IN1)が制御端子に接 続され、前記第1の入力が第1の値のときオンされる第 5のスイッチ素子 (MN54) と、前記第2の入力が制 20 御端子に接続され、前記第2の入力が第1の値のときオ ンされる第6のスイッチ素子(MN53)と、を備え、 内部ノード(N52)の電位としきい値との大小により 出力論理値が定められるインバータ回路(1NV51) と、を備える。前記第2の入力が制御端子に接続された スイッチ素子(MP55、MP56)を前記第1電源に 接続し、前記第2の入力が制御端子に接続されたスイッ チ素子(MN55、MN56)を前記第2の電源側に接 続し、前記第1、第2の入力の負荷となるスイッチ素子 の数を同数としている。

【0028】本発明の一実施の形態において、タイミン グ平均化回路としては、図7を参照すると、第1の電源 (VCC)と第1の内部ノード(N71)間に接続され る第1のスイッチ素子(MP61)と、第1、第2の入 力信号(1N1、1N2)を入力端から入力とし、第1 のスイッチ素子 (MP61)の制御端子に出力端が接続 され、前記第1、第2の入力信号がともに第1の値のと きに前記第1のスイッチ素子をオンさせる第1の論理回 路(NAND61)と、前記第1の内部ノード(N7 1)と第2の電源(GND)間に直列に接続され、前記 40 第1の入力信号が、第1/第2の値のときオフ/オンさ れる第2のスイッチ素子(MN61)と、出力信号(O UT)の値が前記第1/第2の値のときオン/オフされ る第3のスイッチ素子 (MN62)と、第1の内部ノー ド(N71)と前記第2の電源間に直列に接続され、前 記第2の入力信号が、第1/第2の値のときオフ/オン される第4のスイッチ素子(MN63)と、出力信号 (OUT)の値が第1/第2の値のときオン/オフされ る第5のスイッチ素子(MN64)と、を備え、さら

され、前記第1の内部ノード(N71)を制御端子に入 力する第6のスイッチ素子 (MP66)を備えている。 【0029】第2の電源(GND)と第2の内部ノード (N72)間に接続される第7のスイッチ素子(MN6 5)と、第1、第2の入力信号(IN1、IN2)を入 力し、第7のスイッチ素子(MN65)の制御端子に出 力が接続され、前記第1、第2の入力信号(IN1、I N2)がともに第2の値のときに前記第7のスイッチ素 子(MN65)をオンさせる第2の論理回路(NOR6 1)と、第2の内部ノード(N72)と第1の電源(V CC)間に接続され、前記第1の入力信号が、第1/第 2の値のときオン/オフされる第8のスイッチ素子(M P64)と、出力信号(OUT)の値が前記第1/第2 の値のときオフ/オンされる第9のスイッチ素子(MP 62)と、前記第2の内部ノード(N72)と第1の電 源(VCC)間に接続され、前記第2の入力信号が、第 1/第2の値のときオン/オフされる第10のスイッチ 素子 (MP65) と、出力信号 (OUT) の値が前記第 1/第2の値のときオフ/オンされる第11のスイッチ 素子と、前記第2の電源と前記第3の内部ノード間に接 続され、前記第2の内部ノードを制御端子に入力する第 12のスイッチ素子(MP63)と、を備え、前記第3 の内部ノードを入力端に入力し、前記第3の内部ノード 電位としきい値との大小により出力論理値が定められる インバータ回路(1NV65)と、備え、前記インバー 夕回路の出力端から出力信号が出力される。前記第1、 及び第2の入力信号(IN1、IN2)に基づき、前記 第3のスイッチ素子(MN65)及び前記第5のスイッ チ素子(MN64)からなる第1のスイッチ素子対と、 30 前記第9のスイッチ素子 (MP62) 及び前記第11の スイッチ素子(MP63)からなる第2のスイッチ素子 対とを、オン、オフ制御する回路手段を備えている。 【0030】前記回路手段としては、例えば、前記第 1、及び第2の入力信号(IN1、IN2)で規定され る出力信号の正転信号を生成するバッファ回路(INV 67、INV66)を備え、バッファ回路の出力が、前 記第3のスイッチ素子(MN65)と、前記第5のスイ ッチ素子(MN64)と、前記第9のスイッチ素子(M P62)と、前記第11のスイッチ素子 (MP63)の 制御端子に共通接続されている。

【0031】本発明の一実施の形態において、折り返し 型のクロック伝搬回路の往路と復路の二点からのクロッ クを入力とするタイミング平均化回路としては、図8を 参照すると、第1の電源と第1の内部ノード(N81) 間に接続される第1のスイッチ素子(MP71)と、第 1、第2の入力信号(IN1、IN2)を入力端から入 力とし、前記第1のスイッチ素子の制御端子に出力端が 接続され、前記第1、第2の入力がともに第1の値のと きに前記第1のスイッチ素子 (MP71)をオンさせる に、第1の電源と第3の内部ノード(N73)間に接続 50 第1の論理回路(NAND71)と、第1の内部ノード

(N81)と第2の電源間に接続される第2、第3のス イッチ素子(MN71、MN72)とを備え、第2のス イッチ素子(MN71)は、前記第1の入力信号(IN 1)が、第1の値/第2の値のときオフ/オンされ、第 1の内部ノード(N81)と前記第2の電源間に接続さ れる第4、第5のスイッチ(MN73、MN74)とを 備え、第4のスイッチ素子 (MN73) は、前記第2の 入力信号が、第1/第2の値のときオフ/オンされる。 第1の電源と第3の内部ノード(N83)間に接続さ れ、前記第1の内部ノード(N81)を制御端子に入力 10 タイミング差を分割した信号を出力する2n個のタイミ する第6のスイッチ素子(MP76)を備える。

【0032】第2の電源(GND)と第2の内部ノード (N82)間に接続される第7のスイッチ素子(MN7 5) と、第1、第2の入力信号(IN1、IN2)を入 カし、前記第7のスイッチ素子 (MN75)の制御端子 に出力が接続され、前記第1、第2の入力がともに第2 の値のときに第7のスイッチ素子 (MN75)をオンさ せる第2の論理回路(NOR71)と、第2の内部ノー ド(N82)と第1の電源間に接続される、第8のスイ ッチ素子と第9のスイッチ素子(MP74、MP72) とを備え、前記第8のスイッチ素子(MP74)は、第 1の入力信号(IN1)が、第1/第2の値のときオン /オフされ、第2の内部ノード(N82)と前記第1の 電源間に接続される、第10のスイッチ素子と第11の スイッチ素子 (MP75、MP73)とを備え、前記第 10のスイッチ素子 (MP75)は、前記第2の入力信 号が、第1/第2の値のときオン/オフされ、前記第2 の電源と前記第3の内部ノード(N83)間に接続さ れ、前記第2の内部ノードを制御端子に入力する第12 を入力端に入力し、前記第3の内部ノード(N83)の 電位としきい値との大小により出力論理値が定められる インバータ回路(INV75)と、を備えている。

【0033】第1の論理回路(NAND71)の出力 は、第9のスイッチ素子と第11のスイッチ素子(MP 72、MP73)の制御端子に共通接続され、第2の論 理回路(NOR71)の出力は、第3のスイッチ素子と 第5のスイッチ素子(MN72, MN73)の制御端子 に共通接続されている。

【0034】本発明の一実施の形態において、タイミン 40 グ平均化回路(101、102、103、104)の出力ク ロックを逓倍する逓倍回路(151、152、153、1 54)の構成としては、例えば、図11を参照すると、 クロックを分周して多相クロックを生成する分周器 (2)と、クロックの周期を検知する周期検知回路 (6)と、分周器(2)のクロック出力を入力とし前記 クロックを逓倍した多相クロックを生成する多相クロッ ク逓倍回路(5)と、クロック合成回路(8)とを備 え、前記多相クロック逓倍回路が、2つの入力のタイミ

割回路(4a)と、2つのタイミング差分割回路の出力 を多重する複数の多重化回路(4b)とを備え、前記複 数のタイミング差分割回路は、同一相のクロックを入力 とするタイミング差分割回路と、相隣る相の2つのクロ ックを入力とするタイミング差分割回路と、を備えてい

【0035】本発明の一実施の形態において、前記多相 クロック逓倍回路は、図13を参照すると、n相のクロ ック(第1乃至第nクロック)を入力し、2つの入力の ング差分割回路を備え、2I-1番目(ただし、 $1 \le I$ ≤n)のタイミング差分割回路(208、210、21 2、214)は、前記2つの入力として「番目の同一ク ロックを入力とし、2 I 番目(ただし、 $1 \le I \le n$)の タイミング差分割回路(209、211、213、21 5は、I番目のクロックと、(I+1 mod n)番 目(ただし、1+1 mod nは、I+1をnで割っ た余り(nを法とする加算))のクロックを入力とし、 J番目(ただし、1≦J≦2 n)のタイミング差分割回 20 路の出力と (J+2 mod n)番目 (ただし、J+ 2 mod nは、J+2をnで割った余り)のタイミ ング差分割回路の出力とを入力とする2n個のパルス幅 補正回路(216~223)と、K番目(ただし、1≦ K≤n)のパルス幅補正回路の出力と(K+n)番目の パルス幅補正回路の出力とを入力とするn個の多重化回 路(224~227)と、を備える。

【0036】本発明の一実施の形態において、タイミン グ差分割回路は、図15を参照すると、第1、第2の入 力信号を入力とし第1、第2の入力信号が第1の値のと のスイッチ素子(MN76)と、前記第3の内部ノード 30 きに内部ノードを第1の電源の電位に設定する論理回路 (NOR14)と、前記論理回路の出力である内部ノー ドの電位としきい値の大小により出力論理値を変化させ るバッファ回路もしくはインバータ回路(INV15)と、 を備え、前記内部ノードと第2の電源間には、直列接続 されたスイッチ素子と容量とが、複数本互いに並列接続 されており(MN51とCAP51、MN52とCAP 52、MN53とCAP53)、前記スイッチ素子の制 御端子に接続する周期制御信号にて前記内部ノードに付 加する容量を決められる構成とされている。

> 【0037】本発明の実施の形態に係るクロック制御回 路を半導体集積回路装置に具備し、クロック同期型回路 にクロックを供給することで、クロック伝搬経路にわた って位相が整列されたクロックを供給することができ

[0038]

【実施例】上記した本発明の実施の形態についてさらに 詳細に説明すべく、本発明の実施例について図面を参照 して以下に説明する。

【0039】図1は、本発明の一実施例の構成を示す図 ング差を分割した信号を出力する複数のタイミング差分 50 である。図1に示すように、本発明の一実施例において

は、クロック伝搬経路を折り返し、その往復の経路の中 間のタイミングをとることで、クロック経路内の遅延を 調整する回路において、クロック信号の各パルス間のタ イミング差を平均化するタイミング平均化回路を備えて いる。

【0040】クロック伝搬経路の往路111上の、A点 から折り返し点113までの遅延時間a、B点から折り 返し点113までの遅延時間b、C点から折り返し点1 13までの遅延時間 c D 点から折り返し点 1 13までの遅 延時間 d、クロック伝搬経路の復路 1 1 2上の、E点は 折り返し点113から遅延時間d、F点は折り返し点1 13から遅延時間c、G点は折り返し点113から遅延時 間b、H点は折り返し点113から遅延時間aとされて いる。

【0041】入力バッファ12からクロック伝搬経路の 往路111に入力されたクロックは、折り返し点113で 折り返され、復路112を伝搬し、A点とH点の2つの クロック信号が、タイミング平均化回路 101 に入力さ れ、2つのタイミング差の平均の遅延時間の出力信号し が出力され、B点とG点の2つのクロック信号が、タイ ミング平均化回路102に入力され、2つのタイミング 差の平均の遅延時間の出力信号Kが出力され、C点とF 点の2つのクロック信号が、タイミング平均化回路10 3に入力され、2つのタイミング差の平均の遅延時間の 出力信号Jが出力され、D点とE点の2つのクロック信 号が、タイミング平均化回路104に入力され、2つの タイミング差の平均の遅延時間の出力信号Iが出力され

【0042】図2は、図1に示した本発明の一実施例の 基本動作を示すタイミング図である。クロック伝搬経路 30 は、図1に示すように、折り返して配置され、往路の経 路111の各点A、B、C、D、復路の経路112の各点 E、F、G、Hが、それぞれ隣接するクロック出力がタ イミング平均化回路 $10_1 \sim 10_4$ に入力され、タイミン グ平均化回路101~104から二つのクロックのタイミ ング差の中間値の成分を有するタイミングで出力され る。

【0043】各隣接点A-H、B-G、C-F、D-E でのタイミング差(2a、2b、2c、2d)の中間値 は、丁度、折り返し点113のタイミングに等しくなる ので、各タイミング平均化回路1の出力タイミングは、 I、J、K、Lは、等しいタイミングの出力になる。 【0044】すなわち図2において、隣接点A-Hのタ イミング差(2a)の平均値をタイミング平均化回路1 O1の出力しの立ち上がりエッジのタイミングは、点A のクロックの立ち上がりエッジに対して、(一定遅延時 間Cons)+(2a/2)=Cons+aとなる。一 定遅延時間Consは、タイミング平均化回路101~ 104等に固有の伝搬遅延時間である。より詳細には、 一定遅延時間Consは、タイミング平均化回路の二つ 50 D)には、その二入力に、同一の入力信号 1 N 2 が入力

の入力に同一信号を入力してから出力信号が出力される までの伝搬遅延時間である。

【0045】隣接点B-Gからクロックを入力するタイ ミング平均化回路102の出力Kは、隣接点Bまでの遅 延時間(a-b)に、(一定遅延時間Cons)+(2 b/2)を加算した遅延時間後に立ち上がり、A点のク ロックの立ち上りエッジ時点からCons+a後に立ち 上がっている。タイミング平均化回路103の出力 J、 タイミング平均化回路 1 04の出力 I も A 点のクロック 10 の立ち上りエッジ時点からCons+a後に立ち上が り、信号I、J、K、Lの立ち上がりエッジのタイミン グがそろっている。

【0046】図3及び図4は、本発明の一実施例のタイ ミング平均化回路10の原理を説明するための図であ る。なお、タイミング平均化回路は、入力する2つの信 号のタイミング差 (T)を所定比 aで、内分した遅延時 間に対応する出力信号を出力するタイミング差分割回路 (「インタポレータ」ともいう) において内分比aを 0.5とし、タイミング差を均等分割して出力するよう にしたものである。図1に示したタイミング平均化回路 は、タイミング差分割回路により構成される。

【0047】図3(a)に示すように、タイミング差分 割回路 (TMD) は、入力信号 IN1、 IN2をそれぞ れ反転して出力するインバータINV1、INV2と、 ソースが電源VCCに接続され、ゲートがインバータ「 NV1、INV2の出力に接続され、ドレインが内部ノ ードN1に接続されているPチャネルMOSトランジス タMP1、MP2と、内部ノードN1を入力端に接続 し、内部ノードN1の電位がしきい値電圧を超えるか、 又は、下回ったときに、その出力論理値を変化させるバ ッファ回路BUFと、入力信号IN1、IN2を入力と しNOR演算結果を出力するNOR回路NOR1と、ド レインが内部ノードN1に接続され、ソースがグランド 電位GNDに接続され、ゲートがNOR回路NOR1の 出力端に接続されているNチャネルMOSトランジスタ MN1と、内部ノードN31とグランド間に接続されて いるキャパシタCと、を備えて構成されている。

【0048】ここで、タイミング差分割回路(TMD) は、図3(b)に示すブロック図に示す。なお、前述し 40 たように、タイミング平均化回路はタイミング差分割回 路の内分比を0.5として入力信号のタイミング差を平 均化した遅延時間に対応する出力信号を出力するものと する。

【0049】図4(c)を参照すると、三つのタイミン グ差分割回路(TMD)において、図4(c)には、そ の二入力に、同一の入力信号 IN1が入力され出力信号 OUT1を出力し、第二のタイミング差分割回路(TM D)には入力信号 IN1、IN2が入力され出力信号O UT2を出力し、第三のタイミング差分割回路(TM

され出力信号OUT3を出力する。このうち、入力信号 IN1、IN2を入力し出力信号OUT2を出力する第 二のタイミング差分割回路(TMD)が、図3(a)の 構成に対応している。なお、図4(c)に示した第一乃 **- 至第三のタイミング差分割回路(TMD)を備えた回路** 構成としては、例えば図13(a)に示した構成が参照 される。

25

【0050】図4(d)を参照すると、入力信号IN1 と入力信号 IN 2 間には、タイミング差 (T)があり、 第一のタイミング差分割回路(TMD)は遅延時間t1 の出力信号OUT 1を出力し、第三のタイミング差分割 回路(TMD)は遅延時間t3の出力信号OUT3を出 力し、第二のタイミング差分割回路(TMD)は、遅延 時間t2の出力信号OUT2を出力し、遅延時間t2 は、遅延時間 t 1 と t 3 を 分割 (内分) した値とされて いる。

【0051】再び図3(a)を参照すると、入力信号」 N1、IN2が、Lowレベルのとき、NOR回路NO R1の出力がHighレベルとなり、NチャネルMOS トランジスタMN 1 がオンし、ノードN 1 の電位がグラ 20 ンド電位となり、バッファ回路BUFの出力はLowレ ベルとされる。

【0052】バッファ回路BUFの出力がHighレベ ルに反転するしきい値電圧をVとすると、図3(a)に おいて、2つの入力端子IN1、IN2に同一の入力信 号IN1が入力された場合、入力信号IN1の立ち上が り時、インバータINV1、INV2の出力がLowレ ベルとなり、PチャネルMOSトランジスタMP1、M P2がともにオンし、NチャネルMOSトランジスタM 充電され、バッファ回路BUFのしきい値に達したとこ ろまで充電する必要のあるノードN1の電荷をCV(た だし、Cは容量値、Vは電圧)とすると、

t1 = CV / (i1 + i2)で与えられる。

【0053】図3(a)において、2つの入力端子IN 1、IN2に入力信号IN1、IN2(入力信号IN1 から時間T遅れて立ち上がる)が入力された場合(図4 (c)、入力信号 I N 1 の立ち上がり時、インバータ I NV1の出力がLowレベルとなり、PチャネルMOS 40 トランジスタMP1のみがオンし、NチャネルMOSト ランジスタMN1はオフし、ドレイン電流i1でノード N1が時間T充電され(ノードN1の電荷i1T)、つ づいて入力信号 IN2の立ち上がり時、インバータ IN V2の出力がLowレベルとなり、PチャネルMOSト ランジスタMP1とPチャネルMOSトランジスタPM 2がともにオン状態となり、NチャネルMOSトランジ スタMN1はオフし、ドレイン電流i1+i2でノード N1が充電され、バッファ回路BUFのしきい値に達し たところまで充電する必要のあるノードN1の電荷をC 50 経路11は、円状の配置とし、折り返し点をクロックパ

V(ただし、Cは容量値、Vは電圧)とすると、 t2=T+(CV-i1T)/(i1+i2)=T+CV/(i1+i2)-i1T/(i1+i2)=T (i2/(i1+i2)) +t1PチャネルMOSトランジスタMP1、MP2のドレイ ン電流 i 1 、 i 2が等しい場合、 t2 = (1/2) T + t1

また図3(a)において、2つの入力端子IN1、IN 2に同一の入力信号 I N 2 (入力信号 I N 1 から時間T 10 遅れる)が入力された場合、

t3=T+CV/(i1+i2)となる。

【0054】このように、図3(a)に示したタイミン グ差分割回路の内部ノードN1の容量Cを、まず入力信 号IN1を入力するPチャネルMOSトランジスタMP 1で時間T(2つの入力クロックのタイミング差)の間 充電し、つづいて、入力信号 IN2を入力とするPチャ ネルMOSトランジスタMP2とあわせて2つのPチャ ネルMOSトランジスタで充電することで、最初から、 同一の入力信号IN1を入力して2つのPチャネルMO SトランジスタMP1、MP2で充電するものと比べ て、時間t1から、T/2の時間差(入力信号IN1と IN2のタイミング差Tの平均値)を生じさせしめる。 【0055】このため、このタイミング差分割回路を、 「タイミング平均化回路」と呼んでいる。

【0056】本発明によれば、PLL回路やDLL回路 を用いることなく、クロック経路11での遅延時間差を 低く抑えることができる。

【0057】タイミング平均化回路において、先に遷移 N1はオフし、ドレイン電流i1、i2でノードN1が 30 する方のクロックと、おくれて遷移する方のクロックの タイミング差を1/2に分割してタイミング差を平均化 した信号を出力する場合、図3(a)のPチャネルMO SトランジスタMP1、MP2のオン電流(ドレイン電 流) i1、i2を等しくすることで実現される。この場 合、図3(a)のPチャネルMOSトランジスタMP 1、MP2のオン電流(ドレイン電流) i1、i2の比 を、例えば in:1(m>1)等に設定することで、2つ のクロックのタイミング差丁を任意の内分比で分割した 時間を遅延時間として有する出力信号が得られる。本発 明においては、クロック伝搬経路の往路と復路の二点の 二つのクロックを入力とするタイミング平均化回路とし て、このようなタイミング差分割回路を用いてもよい。 こうすることで、往路の第1の位置と折り返し点間の遅 延時間と、折り返し点と復路の第2の位置間の遅延時間 が等しくない場合等にも、対応可能となり、タイミング 差分割回路から出力される各クロックの位相をそろえる ことができる。

【0058】図5は、本発明の第2の実施例の構成を示 す図である。本発明の第2の実施例において、クロック

のソースにドレインが接続され、ソースがグランド電位 に接続されたNチャネルMOSトランジスタMN52 と、を備え、PチャネルMOSトランジスタMP51、 MP52、NチャネルMOSトランジスタMN51、M N52のゲートには入力 TN1が共通に接続されてい

28

スの往路の始点と等しくしている。入力バッファ12の 出力は、クロック伝搬経路を分岐し、A、B、C、Dの 経路と、E、F、G、Hの経路とに分岐され、隣接点を なすA点とH点の2つのクロック信号が、タイミング平 均化回路101に入力され、2つのタイミング差の平均 の遅延時間の出力信号Lが出力され、B点とG点の2つ のクロック信号が、タイミング平均化回路102に入力 され、2つのタイミング差の平均の遅延時間の出力信号 Kが出力され、C点とF点の2つのクロック信号が、タ イミング平均化回路10%に入力され、2つのタイミン グ差の平均の遅延時間の出力信号Jが出力され、D点と E点の2つのクロック信号が、タイミング平均化回路1 04に入力され、2つのタイミング差の平均の遅延時間 の出力信号 I が出力される。なお、図5では、折り返し 点で2つの分岐経路を互いに交叉させているが、交叉せ ずに、2つの分岐経路を互いに平行に(反平行)延在さ せても同様な利点が達成される。ただし、図5に図示の 形態はクロックパスの入力点(分岐点)と交叉点を結ぶ 線に関し、対称に構成できる利点がある。

【0063】ソースが電源VCCに接続されたPチャネ ルMOSトランジスタMP53と、PチャネルMOSト ランジスタMP53のドレインにソースが接続されたP チャネルMOSトランジスタMP54と、PチャネルM OSトランジスタMP54のドレインにドレインが接続 されたNチャネルMOSトランジスタMN53と、Nチ ャネルMOSトランジスタMN53のソースにドレイン が接続され、ソースがグランドに接続されたNチャネル MOSトランジスタMN54と、を備え、PチャネルM OSトランジスタMP53とNチャネルMOSトランジ スタMN54のゲートには入力IN1が共通に接続され ており、PチャネルMOSトランジスタMP54とNチ ャネルMOSトランジスタMN53のゲートには入力工 N 2が共通に接続されている。

【0059】図1を参照して説明した前記実施例(第1 20 の実施例)では、基本的に、一軸方向に延在されるクロ ック伝搬経路の往復路111、112に沿って複数のタイ ミング平均化回路101~104が配設されているが、本 発明の第2の実施例においては、 互いに離間されて対向 配置されてなるクロック伝搬経路の往復路114、110 と往復路118、11cの周縁に沿って複数のタイミング 平均化回路101~104が配設され、チップ内でのタイ ミング平均化回路の配置の可能な領域を拡大している。 【0060】本発明の第2の実施例において、タイミン グ平均化回路10としては、例えば以下に説明する図 6、図7、図8の構成が用いられる。図6乃至図8に示 したいずれのタイミング平均化回路の構成は、クロック 信号の立ち上がり、立ち下がり双方のタイミングの平均 をとる構成になっている。一方、図3(a)に示したタ イミング平均化回路は、二つのクロック信号の立ち上が りエッジのタイミング差を均等に分割した遅延時間で規 定される立ち上り信号を出力する構成とされている。図 6乃至図8に示すいずれのタイミング平均化回路も、ク ロック信号の立ち上がり、立ち下がりの両方のエッジを 用いて動作する回路に対してクロックを供給する構成に 40 適用して好適とされる。

【0064】さらに、ソースが電源VCCに接続された PチャネルMOSトランジスタMP55と、Pチャネル MOSトランジスタMP55のドレインにソースが接続 され、ドレインが電源VCCに接続されたPチャネルM OSトランジスタMP56とを備え、ソースがグランド に接続されたNチャネルMOSトランジスタMN56 と、NチャネルMOSトランジスタMP56のドレイン にソースが接続され、ドレインがグランドに接続された NチャネルMOSトランジスタMN56とを備え、Pチ 30 ャネルMOSトランジスタMP55とPチャネルMOS トランジスタMP56のゲートには入力 [N2が接続さ れ、NチャネルMOSトランジスタMP55とNチャネ ルMOSトランジスタMP56のゲートにも入力IN2 が接続されている。

【0061】図6に示したタイミング平均化回路につい て説明する。

【0065】PチャネルMOSトランジスタMP52と NチャネルMOSトランジスタMN51との接続点はイ ンバータINV5の入力端に接続され、PチャネルMO SトランジスタMP54とNチャネルMOSトランジス タMN53との接続点はインバータINV5の入力端に 接続され、インバータINV51の出力端が出力端子〇 UTに接続されている。

【0062】図6を参照すると、ソースが電源VCCに 接続されたPチャネルMOSトランジスタMP51と、 PチャネルMOSトランジスタMP51のドレインにソ ースが接続されたPチャネルMOSトランジスタMP5 2と、PチャネルMOSトランジスタMP52のドレイ ンにドレインが接続されたNチャネルMOSトランジス · 夕MN 5 1 と、N チャネルM O S トランジスタM N 5 1 50 電荷は、オン状態とされたN チャネルM O S トランジス

【0066】ゲートに入力 [N 2 が接続されている Pチー ャネルMOSトランジスタMP55、MP56、Nチャ ネルMOSトランジスタMN55、MN56は、入力し N1と、入力IN2の負荷を同一とするために設けられ た回路である。

【0067】次に、図6に示したタイミング平均化回路 の動作について説明する。入力信号 IN 1 がLowレベ ルからHighレベルに立ち上がる時、ノードN51の

タMN51、MN52のパスから放電され、時間T遅れ て入力信号 IN 2がLowレベルからHighレベルに 立ち上がる時、2つの経路のNチャネルMOSトランジ スタ(NチャネルMOSトランジスタMN51、MN5 2と、NチャネルMOSトランジスタMN53、MN5 4)を介して、ノードN51の電荷が放電され、前述し たように、出力信号として、入力信号 I N 1 と I N 2 の タイミング差丁を平均化した遅延時間に対応する立ち上 がり信号が出力される。

29

【0068】入力信号 IN1がHighレベルからLo 10 wレベル立ち下がる時、オン状態とされたPチャネルM N51の電荷は充電され、時間T遅れた入力信号 IN2 が立ち下がる時、2つ経路のPチャネルMOSトランジ スタ(PチャネルMOSトランジスタMP51、MP5 2と、PチャネルMOSトランジスタMP53、MP5 4)を介して、ノードN51の電荷は充電され、入力信 号IN1とIN2のタイミング差Tを平均化した遅延時 間に対応する立ち下がり信号が出力される。

【0069】図6に示すタイミング平均化回路において 20 ている。 は、クロックIN1、IN2の入力順序があらかじめ決 まっているので、クロック経路の配置から、先に信号が 到着する点と、先に入力する必要がある点(図6の IN 1)を接続する必要がある。

【0070】すなわち、図6に示したタイミング平均化 回路を、図5のタイミング平均化回路101に用いた場 合、先に信号が到着するA点を入力端IN1とし、遅れ て信号が到着するH点を入力端IN2に接続する。

【0071】これは、図6に示す回路構成においては、 フされるトランジスタの数が対称でないためである。例 えば電源VCCと内部ノードN52間の二つの電流パス (トランジスタMP51とMP52、MP53とMP5 4) において、入力 I N 1 の立ち下がりでオンされるト ランジスタの数が3個(MP51、MP52、MP5 3:このうちMP51、MP3は定電流源として機能す る)であるのに対して、入力IN2の立ち下がりでオン されるトランジスタが1個(MP54)と、入力 IN1 と入力IN2に関して非対象構成とされているためであ る。図6に示した回路構成は、つづいて説明される図 7、図8に示すタイミング平均化回路のように定電流源 トランジスタのオン・オフ制御用の論理回路を具備して いず、その分、トランジスタの素子数を削減することが

【0072】図7は、本発明に係るタイミング平均化回 路の別の実施例の構成を示す図である。図7に示すタイ ミング平均化回路においては、クロックの入力順序があ らかじめ決まってい無い場合でも利用可能とされてお り、さらに、並列するMOSトランジスタとして、NA ND、NORの内部トランジスタを利用している。

【0073】図7を参照すると、入力 IN1、 IN2を 入力とするNAND回路NAND61と、入力IN1、 IN2をそれぞれ入力とするインバータ回路INV6 1、1NV62と、ソースが電源VCCに接続され、ゲ ートがNAND回路NAND61の出力端に接続されて いるPチャネルMOSトランジスタMP61と、Pチャ ネルMOSトランジスタMP61のドレインにドレイン が接続され、ゲートがインバータ 1 N V 6 1 の出力端に 接続されているNチャネルMOSトランジスタMN61 と、NチャネルMOSトランジスタMN61のソースに ドレインが接続され、ソースがグランドに接続されたN チャネルMOSトランジスタMN62と、PチャネルM OSトランジスタMP61のドレインにドレインが接続 されゲートがインバータINV62の出力端に接続され ているNチャネルMOSトランジスタMN63と、Nチ ャネルMOSトランジスタMN63のソースにドレイン が接続され、ソースがグランドに接続され、ゲートがN チャネルMOSトランジスタMN62のゲートに接続さ れたNチャネルMOSトランジスタMN64と、を備え

【0074】またソースが電源VCCに接続されゲート 同士が接続されたPチャネルMOSトランジスタMP6 2、MP63と、PチャネルMOSトランジスタMP6 2、MP63のドレインにソースが接続され、入力IN 1、IN2を入力とするインバータINV64、INV 63に出力端にゲートが接続されているPチャネルMO SトランジスタMP64、MP65と、PチャネルMO SトランジスタMP64、MP65のドレインにドレイ ンが接続され、入力IN1、IN2を入力とするNOR 充放電パスにおいて入力1N1と入力IN2でオン・オ 30 回路NOR61の出力端にゲートが接続されているNチ ャネルMOSトランジスタMN65と、を備えており、 PチャネルMOSトランジスタMP62、MP63のゲ ートは、NチャネルMOSトランジスタMN62、MN 64のゲートと共通接続されている。

【0075】PチャネルMOSトランジスタMP61の ドレインは、ソースが電源に接続されPチャネルMOS トランジスタMP66のゲートに接続されており、Pチ ャネルMOSトランジスタMP66のドレインは、Nチ ャネルMOSトランジスタMN66のドレインに接続さ 40 れ、NチャネルMOSトランジスタMN66のゲート は、NチャネルMOSトランジスタMN65のドレイン に接続され、ソースはグランドに接続されている。 【0076】PチャネルMOSトランジスタMP66と NチャネルMOSトランジスタMN66の接続点は、イ ンバータINV65を介して出力端子OUTに接続さ れ、インバータINV65の出力は、インバータINV 66、インバータINV67を介して、NチャネルMO SトランジスタMN62、MN64の共通ゲート、Pチ ャネルMOSトランジスタMP62、MP63の共通ゲ 50 ートに接続されている。

3 1 【0077】図7に示したタイミング平均化回路の動作 について説明する。

【0078】図7において、入力信号IN1、IN2の HighレベルからLowレベルへの立ち下がり時に、 NAND回路NAND61の出力端はLowレベルから Highレベルに遷移し、PチャネルMOSトランジス タMP61がオフし、インバータINV61、INV6 2の出力をゲート入力とする Nチャネル MOSトランジ スタMN61、63の一方、つづいて双方がオンし、こ のとき、まだ出力OUTはHighレベル(立ち下がる 前)であるため、出力電位〇UTは、インバータINV 67、66を介してノードN74に伝達され、ノードN 74はHighレベルとされ、ノードN74をゲート入 力とするNチャネルMOSトランジスタMN62、MN 64はオンしており、このため、ノードN71を放電 し、ノードN71電位が下がり、PチャネルMOSトラ ンジスタMP66がオンし、ノードN73がHighレ ベルとなり、インバータINV65を介して、High レベルからLowレベルへの立ち下がり信号が出力され る。出力信号OUTは、前述したように入力信号IN1 20 と」N2のタイミング差を1/2した遅延時間に対応す る遅延時間を持つ。インバータINV65の出力電位O UTは、インバータINV67、66を介してノードN 74に伝達され、出力電位OUTがLowレベルとなる と、NチャネルMOSトランジスタMN62、MN64 はオフし、PチャネルMOSトランジスタMP62、M P63はオンする。

【0079】NAND回路NAND61、インバータI NV61、INV62の論理回路を備え、入力信号IN 1、1 N 2の位相はどちらが進んでいても、入力信号 1 N1、IN2のタイミング差を平均化した遅延時間(入 カIN1、IN2のうち位相が進んだ方の信号を入力し た場合の出力と、入力IN1、IN2のうち位相が遅れ た方の信号を入力した場合の出力との間の平均の遅延時 間)の信号が出力される。.

【0080】図7において、入力信号IN1、IN2が LowレベルからHighレベルへの立ち上がり時に、 NOR回路NOR61の出力端はHighレベルからし owレベルに遷移し、NチャネルMOSトランジスタM 出力をゲート入力とするPチャネルMOSトランジスタ MP64、MP65の一方、つづいて双方がオンし、こ のとき、まだ出力OUTはLowレベルである(立ち上 がる前である)ため、出力電位OUTは、インバータ1 NV67、66を介してノードN74に伝達され、ノー ドN74はLowレベルとされ、ノードN74をゲート 入力とするNチャネルMOSトランジスタMP62、M P63はオンしており、このため、ノードN72を充電 し、ノードN72電位が上がり、NチャネルMOSトラ ンジスタMN66がオンし、ノードN73がLowレベ 50 され、ゲートがNチャネルMOSトランジスタMN72

ルとなり、インバータINV65を介して、Lowレベ ルからHighレベルへの立ち上がり信号が出力され る。出力信号OUTは、前述したように入力信号INI と IN 2のタイミング差を 1/2 した遅延時間に対応す る遅延時間を持つ。インバータINV65の出力電位O UTは、インバータINV67、66を介してノードN 74に伝達され、出力電位OUTがHighレベルとな ると、NチャネルMOSトランジスタMN62、MN6 4はオンし、PチャネルMOSトランジスタMP62、 10 MP63はオフする。

【0081】NOR回路NOR61、インバータINV 63、INV64の論理回路を備え、入力信号IN1、 IN2の位相はどちらが進んでいても、入力信号 IN 1、IN2のタイミング差を平均化した遅延時間(入力 IN1、IN2のうち位相が進んだ方の信号を入力した 場合の出力と、入力IN1、IN2のうち位相が遅れた 方の信号を入力した場合の出力との間の平均の遅延時 間)の信号が出力される。図7に示したタイミング平均 化回路は、内部ノードN71、NN72をそれぞれ放 電、充電する定電流源として機能するNチャネルMOS トランジスタMN62、MN64、PチャネルMOSト ランジスタMP62、MP63のオン・オフを制御する 制御信号(ゲート電圧)を出力信号OUTの論理値から 得ているが、かかるフィードバック構成に限定されるも のではなく、第1、第2の入力信号 IN1、IN2に基 づき、内部ノードN71を放電するにあたり、定電流源 として機能するNチャネルMOSトランジスタMN6 2、MN64をオンに設定し、内部ノードN72を充電 するにあたり、定電流源として機能するPチャネルMO SトランジスタMP62、MP63をオンに設定する構 成であれば、各種変形が可能である。

【0082】図8は、図7に示したタイミング平均化回 路の変形例の一例を示す図である。図8を参照すると、 入力 IN1、IN2を入力とするNAND回路NAND 71と、入力1N1、1N2をそれぞれ入力とするイン バータ回路 INV71、INV72と、ソースが電源V CCに接続され、ゲートがNAND回路NAND71に 接続されたPチャネルMOSトランジスタMP71と、 PチャネルMOSトランジスタMP71のドレインにド N65がオフし、インバータINV63、INV64の 40 レインが接続され、ゲートがインバータINV71の出 力端に接続されているNチャネルMOSトランジスタM N71と、NチャネルMOSトランジスタMN71のソ ースにドレインが接続され、ソースがグランド電位に接 続されたNチャネルMOSトランジスタMN72と、P チャネルMOSトランジスタMP71のドレインにドレ インが接続され、ゲートがインバータINV72の出力 端に接続されているNチャネルMOSトランジスタMN 73と、NチャネルMOSトランジスタMN73のソー スにドレインが接続され、ソースがグランド電位に接続

34

のゲートに接続されているNチャネルMOSトランジス タMN74と、を備えている。

【0083】またソースが電源に接続され、ゲート同士 が接続されたPチャネルMOSトランジスタMP72、 MP73と、PチャネルMOSトランジスタMP72、 MP73のドレインにソースが接続され、入力 I N 1、 IN2を入力とするインバータINV74、INV73 に出力端にゲートがそれぞれ接続されているPチャネル MOSトランジスタMP74、MP75と、Pチャネル MOSトランジスタMP74、MP75のドレインにド 10 レインが接続され、入力IN1、IN2を入力とするN OR回路 NOR71の出力端にゲートが接続されてい るNチャネルMOSトランジスタMN75と、を備えて おり、PチャネルMOSトランジスタMP72、MP7 4のゲートは、NチャネルMOSトランジスタMN7 2、MN73のゲートと共通接続されている。

【0084】PチャネルMOSトランジスタMP71の ドレインは、ソースが電源に接続されたPチャネルMO SトランジスタMP76のゲートに接続されており、P チャネルMOSトランジスタMP76のドレインは、N 20 チャネルMOSトランジスタMN76のドレインに接続 され、NチャネルMOSトランジスタMN66のゲート は、NチャネルMOSトランジスタMN65のドレイン に接続され、ソースはグランドに接続されている。

【0085】PチャネルMOSトランジスタMP76と NチャネルMOSトランジスタMN76の接続点は、イ ンバータINV75を介して出力端子OUTに接続され ている。

【0086】図8に示したタイミング平均化回路の動作 について説明する。

【0087】図8において、入力信号IN1、IN2の HighレベルからLowレベルへの立ち下がり時に、 NAND回路NAND71の出力端はLowレベルから Highレベルに遷移し、PチャネルMOSトランジス タMP71がオフし、インバータINV71、INV7 2の出力をゲート入力とするNチャネルMOSトランジ スタMN71、73の一方、つづいて双方がオンし、ノ ードN81を放電し、ノードN81電位が下がり、Pチ ャネルMOSトランジスタMP76がオンし、ノードN 介して、LowレベルからHighレベルの立ち上がり 信号が出力される。出力信号OUTは、前述したように 入力信号 [N 1 と [N 2のタイミング差を1/2した遅 延時間に対応する遅延時間を持つ。

【0088】図8において、入力信号IN1、IN2の LowレベルからHighレベルへの立ち上がり時に、 NOR回路NOR71の出力端はHighレベルからし owレベルに遷移し、NチャネルMOSトランジスタM N65がオフし、インバータINV73、INV74の 出力をゲート入力とするPチャネルMOSトランジスタ 50 が逓倍回路 1.54 に入力され逓倍されて信号Mが出力さ

MN74、75の一方、つづいて双方がオンし、ノード N82を充電し、ノードN82電位が上がり、Nチャネ ルMOSトランジスタMN76がオンし、ノードN83 がLowレベルとなり、インバータINV75を介し て、HighレベルからLowレベルの立ち下がり信号 が出力される。出力信号OUTは、前述したように入力 信号 IN1と IN2のタイミング差を1/2した遅延時 間に対応する遅延時間を持つ。

【0089】図9から図13を参照して、本発明の第3 の実施例について説明する。この実施例は、図9に示す ように、クロック伝搬経路上での遅延量が、クロックの 周期tCKよりも長い場合について、本発明を適用可能 としたものである。近時、半導体集積回路装置の高機能 化等により、クロック伝搬経路長も長くなり、また動作 周波数の高速化が著しい。このため、例えば図1に示し た前記実施例の構成において、クロック伝搬経路上での 遅延量がクロック周期もCKよりも長くなる場合、一例 としてクロック伝搬経路の折り返し点113から最も離 間した位置にあるクロック伝搬経路の往路111のA点 と復路112のH点の遅延時間2aがクロック周期tC Kよりも長くなる場合、A点とH点とからのクロックを 第1、第2の入力端から入力するタイミング平均化回路 101において、クロック伝搬経路に入力されたクロッ クがH点に達して第2の入力端に入力される前に、A点 には、次のクロックサイクルのクロックが入力されるこ とになり、所望する平均値を出力することはできなくな る。本発明の第3の実施例は、クロック伝搬経路上での 遅延量がクロック周期もCKよりも長い場合において、 所期の動作を実現可能とするものである。

【0090】図9を参照すると、入力バッファ12から 30 分周回路14で分周したクロックがクロック伝搬経路 (往路111、折り返し点113、復路112)に供給さ れている。

【0091】入力バッファ12からのクロック周期もC Kのクロック信号は分周回路14で分周され、クロック 伝搬経路11に入力されたクロックは、クロック伝搬経 路を折り返し、A点とH点の2つのクロック信号が、タ イミング平均化回路 10 に入力され、2つのタイミン グ差の平均の遅延時間の出力信号しが逓倍回路151に 83がHighレベルとなり、インバータINV75を 40 入力され逓倍されて信号Pが出力され、B点とG点の2 つのクロック信号が、タイミング平均化回路 1 O2 に入 力され、2つのタイミング差の平均の遅延時間の出力信 号Kが逓倍回路152に入力され逓倍されて信号Oが出 力され、C点とF点の2つのクロック信号が、タイミン グ平均化回路10%に入力され、2つのタイミング差の 平均の遅延時間の出力信号 J が逓倍回路 153に入力さ れ逓倍されて信号Nが出力され、D点とE点の2つのク ロック信号が、タイミング平均化回路104に入力さ れ、2つのタイミング差の平均の遅延時間の出力信号 [

れる。

【0092】図10に、図9に示した回路のタイミング チャートを示す。クロックを分周回路14で分周し、分 周したクロックを、クロック伝搬経路11に供給し、さ らに折り返し、双方向のクロック伝達線とし、タイミン グ平均化回路10を用いクロックパルスのタイミングの 平均をとり、タイミング平均化回路10の出力を逓倍回 路15で逓倍して出力する。

35

【0093】本発明において、逓倍回路は、タイミング 平均化回路(タイミング差分割回路)の組みあわせによ 10 って行われる。この逓倍回路15は、本発明者が、特願 平09-157042号(特開平11-004148)、特願平09-157028 号 (特開平11-004145) 等に提案した構成等を用いるこ とができる。

【0094】本実施例においては、クロック伝搬経路1 1上での遅延量が、クロックの周期 t C K よりも長い場 合に、帰還系の回路を用いることなく、タイミング平均 化回路のみでクロック伝搬経路の遅延量をそろえること ができる。

【0095】図11乃至図15を参照して、本発明の一 20 実施例をなす逓倍回路15の構成の一例について説明し ておく。この逓倍回路は、図11に示すように、クロッ クを一旦分周し、その分周した多相クロックのうち連続 する2相の間のタイミングの平均化を行って新たなクロ ック出力とする。そしてこのクロック出力とタイミング 平均を行わない出力のクロックとを合わせて相の数を倍 にした後にこれらを合成することでクロック逓倍するも のである。

【0096】より詳細には、図11を参照すると、逓倍 回路15は、クロック1(本発明の一実施例では、タイ ミング差平均化回路の出力)を入力として分周して多相 クロック3を生成する分周器2と、分周器2の出力3を 入力とする多相クロック逓倍回路5と、固定段数のリン グオシレータとカウンタよりなり、クロック1の1周期 中のリングオシレータの発振回数をカウントしてクロッ ク1の周期を検出する周期検知回路6と、多相クロック 逓倍回路5の出力を合成し逓倍クロック9を生成するク ロック合成回路8と、を備えている。多相クロック逓倍 回路5は、2つの入力のタイミング差(位相差)を内分 (分割) した信号を出力する複数のタイミング差分割回 40 図であり、2入力NAND回路からなる。 路4 a と、2つのタイミング差分割回路の出力を多重化 する複数の多重化回路4 bとを備えている。

【0097】複数のタイミング差分割回路4aは、同一 相のクロックを入力とするタイミング差分割回路と、相 隣る2つのクロックを入力とするタイミング差分割回路 を備えている。周期検知回路6は、制御信号7を出力し て、多相クロック逓倍回路5内のタイミング差分割回路 4 aの負荷容量を調整して、クロック周期を制御する。 【0098】図12は、逓倍回路15の一例として、4

である。図12に示すように、入力クロック205を4 分周し4相クロックQ1~Q4を出力する1/4分周器 201と、n段縦続接続された4相クロック逓倍回路2 021~202nと、クロック合成回路203と、周期検 知回路204とを備えている。最終段の4相クロック逓 倍回路202nからは、2n 逓倍された4相クロックQ n1~Qn4が出力され、クロック合成回路203で合 成され、逓倍クロック207が出力される。なお、4相 クロック逓倍回路の段数 nは任意である。

【0099】1/4分周器201は、入力クロック20 5を1/4分周して、4相クロックQ1、Q2、Q3、 Q4を生成し、このクロックQ1、Q2、Q3、Q4を 4相クロック逓倍回路2011で逓倍した4相クロック Q11、Q12、Q13、Q14を生成し、同様にし て、4相クロック逓倍回路202mから、2n逓倍した 4相クロックQn1、Qn2、Qn3、Qn4を得る。 【0100】周期検知回路204は、固定段数のリング オシレータと、カウンタから構成され、クロック1の周 期中、リングオシレータの発振回数をカウンタでカウン トし、カウント数に応じて制御信号206を出力し、4 相クロック逓倍回路202内の負荷を調整する。この周 期検知回路206により、クロック周期の動作範囲、デ バイスの特性ばらつきが解消される。

【0101】4相のクロックを、図12の4相クロック 逓倍回路202で8相にし、4相に戻すことで、連続的 に逓倍を行う。

【0102】図13は、図12に示した4相クロック逓 倍回路202nの構成の一例を示す図である。なお、図 12に示した4相クロック逓倍回路2021~202 30 nは、いずれも同一構成とされる。

【0103】図13(a)を参照すると、この4相クロ ック逓倍回路202nは、8組のタイミング差分割回路 208~215と、8個のパルス補正回路216~22 3と、4組の多重化回路224~227から構成されて いる。図13(b)は、パルス幅補正回路の構成を示す 図であり、第2の入力T23をインバータINVで反転 した信号と、第1の入力T21を入力とするNAND回 路からなる。

【0104】図13(c)は、多重化回路の構成を示す

【0105】図14は、図13に示した4相クロック逓 倍回路202のタイミング動作を示す信号波形図であ る。クロックT21の立ち上がりは、クロックQ(nー 1)1の立ち上がりからタイミング差分割回路208の 内部遅延分の遅れで決定され、クロックT22の立ち上 がりは、クロックQ(n-1)1の立ち上がりとクロッ クQ(n-1)2の立ち上がりのタイミングのタイミン グ差分割回路209でのタイミング分割と内部遅延分の 遅れで決定され、クロックT23の立ち上がりは、クロ 相クロックを生成する逓倍回路の構成の具体例を示す図 50 ックQ(n-1)1の立ち上がりとクロックQ(n-

1)2の立ち上がりのタイミングのタイミング差分割回 路209でのタイミング分割と内部遅延分の遅れで決定 され、以下同様にして、クロックT26の立ち上がりは クロックQ(n-1)3の立ち上がりとクロックQ(n -1)4の立ち上がりのタイミングのタイミング差分割 回路213でのタイミング分割と内部遅延分の遅れで決 定され、クロックT27の立ち上がりはクロックQ(n -1) 4の立ち上がりのタイミングのタイミング差分割 回路214での内部遅延分の遅れで決定され、クロック T28の立ち上がりはクロックQ(n-1)4の立ち上 10 がりとクロックQ(n-1)1の立ち上がりのタイミン グのタイミング差分割回路215でのタイミング分割と 内部遅延分の遅れで決定される。

【0106】クロックT21とT23はパルス幅補正回 路216に入力され、パルス幅補正回路216では、ク ロックT21で決定される立ち下がりエッジ、クロック T23で決定される立ち上がりエッジを有するパルスP 21を出力する。同様の手順でパルスP22~P28が 生成され、クロックP21~P28は位相が45度ずつ ずれたデューティ25%の8相のパルス群となる。この 20 クロックP21と位相が180度ずれたクロックP25 は、多重化回路224で多重化反転され、デューティ2 5%のクロックQn1として出力される。同様にして、 クロックQn2~Qn4が生成される。クロックQn1 ~Qn 4は、位相が90度ずつずれたデューティ50% の4相のパルス群となり、クロックQn1~Qn4の周 期は、0ロックQ(n-1) 1~Q(n-1) 4からク ロックQn1~Qn4を生成する過程で、周波数が2倍 に逓倍される。

3に示したタイミング差分割回路208、209の構成 の一例をそれぞれ示す図である。これらの回路は互いに 同一構成とされており、2つの入力が、同一信号である か、隣り合う2つの信号が入力されるかが相違してい る。すなわち、タイミング差分割回路208では、同一 入力Q(n-1)1が2入力NOR回路NOR14に入 力され、タイミング差分割回路209ではQ(n-1) 1とQ(n-1)2が2入力2NOR回路NOR14に 入力されていること以外、タイミング差分割回路は同一 構成である。2入力NOR14は、電源VDDと出力端 40 の間に直列に接続され、入力信号IN1、IN2をゲー トにそれぞれ入力する2つのPチャネルMOSトランジ スタと、出力端とグランド間に並列に接続され、入力信 号IN1、IN2をゲートにそれぞれ入力する2つのN チャネルMOSトランジスタからなる。

【0108】2入力NOR14の出力ノードである内部 ノードN51 (N61) は、インバータINV15の入 力端に接続され、内部ノードとグランド間には、Nチャ ネルMOSトランジスタMN51と容量CAP51を直

2と容量CAP52を直列接続した回路、NチャネルM OSトランジスタMN53と容量CAP53を直列接続 した回路を、並列に接続し、各NチャネルMOSトラン ジスタMN51、MN52、MN53のゲートには、周 期検知回路6からの制御信号7がそれぞれ接続され、オ ン・オフ制御される。NチャネルMOSトランジスタM N51、MN52、MN53のゲート幅と容量CAP5 1、CAP52、CAP53は、そのサイズ比が、例え ば1:2:4とされており、周期検知回路6から出力さ れる制御信号7に基づき、共通ノードに接続される負荷 を、8段階に調整することで、クロック周期が設定され

3.8

【0109】タイミング差分割回路208については、 クロックQ(n-1)1の立ち上がりエッジにより、ノ ードN51の電荷がNOR14のNチャネルMOSトラ ンジスタを介して引き抜かれ、ノードN51の電位がイ ンバータINV15のしきい値に達したところで、イン バータ I N V 15 の出力であるクロック T 2 1 が立ち上 がる。インバータINV15のしきい値に達したところ まで引き抜く必要のあるノードN51の電荷をCV(た だし、Cは容量値、Vは電圧)とし、NOR14のNチ ャネルMOSトランジスタによる放電電流をIとする と、クロックQ(n-1)1の立ち上がりから、CVの 電荷量を、電流値21で放電することになり、その結 果、時間C V / 2 I が、クロックQ (n-1) 1の立ち 上がりエッジから、クロックT21の立ち上がりまでの タイミング差(伝搬遅延時間)を表している。クロック Q(n-1)1がLowレベルのとき、2入力NOR1 4の出力側ノードN51がHighに充電され、インバ 【0107】図15(a)、及び図15(b)は、図1 30 ータINV15の出力クロックT21はLowレベルと

> 【0110】タイミング差分割回路209については、 クロックQ(n-1)1の立ち上がりエッジから時間t CKn(tCKn=多相クロック周期)後の期間、ノー ドN61の電荷がNOR14に引き抜かれ、時間tCK n後、クロックQ(n-1)2の立ち上がりエッジか ら、ノードN61の電位がインバータ1NV15のしき い値に達したところで、クロックT22のエッジが立ち 上がる。ノードN61の電荷をCVとし、2入力NOR 14のNMOSトランジスタの放電電流を上とすると、 クロックQ(n-1)1の立ち上がりからCVの電荷量 を七CKnの期間Iの電流で放電し、残りの期間を電流 2 I で引き抜く結果、時間、

 $tCKn+(CV-tCKn \cdot I)/2I$ =CV/2I+tCKn/2

が、クロックQ(n-1)1の立ち上がりエッジからク ロックT22の立ち上がりエッジのタイミング差を表し ている。

【0111】すなわち、クロックT22とクロックT2 列接続した回路、NチャネルMOSトランジスタMN5 50 1の立ち上がりのタイミング差は、tCKn/2とな

40

る。

【0112】0ロッ0Q(n-1)1とQ(n-1)2がともに10 のレベルとなり、2入力10 の14 の出力側ノード10 の11 が、10 の11 は の 12 を介して電源から 11 は 13 の 14 の 15 を介して電源から 14 は 15 の 17 に 18 の 17 に 18 の 18 に ついても 同様とされ、19 の 19 の 19

【0113】パルス幅補正回路216~223は、位相 平均化回路1022ではA2とB2のタイミング差の中が45度ずつずれたデューティ25%の8相のパルス群 10 間値の信号 L2を出力し、以下同様にして、タイミング P21~P28を生成する。 平均化回路1024ではA4とB4のタイミング差の中

【0114】多重化回路224~227は、位相が90 度ずつずれたデューティ50%の4相のパルス群Qn1 ~Qn4を生成する。

【0115】次に、本発明の第4の実施例について、図16乃至図18を参照して説明する。本実施例においても、クロックの経路上での遅延量がクロックの周期 t C K よりも長い場合について本発明を適用したものである。

【0116】図16を参照すると、本発明の第4の実施 20 例においては、クロックをまず、折り返し双方向のクロ ック伝搬経路に供給し、クロック伝搬経路の往路111 と復路112の近傍の各点(対)でクロックを、分周機 能付きタイミング平均化回路1001~1004におい て、一旦分周し、該分周したクロックについてタイミン グ平均化回路を用いて、クロックパルスのタイミングの 平均をとり、その後に合成回路161~164で合成す る。クロック伝搬経路11に入力されたクロックは、ク ロック伝搬経路を折り返し、A点とH点の2つのクロッ ク信号が、分周機能付きタイミング平均化回路1001 に入力され、分周したクロックの2つのタイミング差の 平均の遅延時間の出力信号し1~し4が出力され、し1 ~L4が合成回路161で合成されて信号Pが出力さ れ、B点とG点の2つのクロック信号が、分周機能付き タイミング平均化回路1002に入力され、分周したク ロックの2つのタイミング差の平均の遅延時間の出力信 号K1~K4が出力され、K1~K4が合成回路162 で合成されて信号Oが出力され、C点とF点の2つのク ロック信号が、分周機能付きタイミング平均化回路10 03に入力され、分周したクロックの2つのタイミング 差の平均の遅延時間の出力信号J1~J4が出力され、 J1~J4が合成回路163で合成されて信号Nが出力 され、D点とE点の2つのクロック信号が、分周機能付 きタイミング平均化回路1004に入力され、分周した クロックの2つのタイミング差の平均の遅延時間の出力 信号「1~」4が出力され、「1~」4が合成回路16 4で合成されて信号Mが出力される。

【0117】図17は、図16に示した分周機能付きタイミング平均化回路1001の構成を示す図である。他の分周機能付きタイミング平均化回路1002~1004

も同様の構成とされる。クロック伝搬経路11上のA点のクロックを分周回路101iで分周した信号A1、A2、A3、A4をタイミング平均化回路102i~1024に供給し、クロック伝搬経路11上のH点のクロックを分周回路101zで分周した信号B1、B2、B3、B4をタイミング平均化回路102i~1024に供給し、タイミング平均化回路102iではA1とB1のタイミング差の中間値の信号L1を出力し、タイミング平均化回路102zではA2とB2のタイミング差の中間値の信号L2を出力し、以下同様にして、タイミング平均化回路1024ではA4とB4のタイミング差の中間値の信号L4を出力し、合成回路16では、信号L1~L4を合成して信号Pを出力する。

【0118】このように、本実施例においては、クロック伝搬経路の往路111と復路112の各点のクロックをそれぞれ、分周回路1011、1012で4分周して4相クロックを生成し、対応する2つの分周クロックをタイミング平均化回路でタイミング差の平均をとった4つの信号を、合成回路16で一つの信号Pに合成しており、この合成回路16の出力が逓倍出力に等価であることから、分周クロックの経路上での遅延量が、クロックの周期より長い場合に関しても逓倍回路を用いずに、分周機能付きタイミング平均化回路のみでクロック経路の遅延量をそろえることができる。逓倍回路を具備しない構成とした本実施例は、前記第3の実施例よりも、回路規模を縮減している。

【0119】図18は、本発明の第4の実施例の動作を示すタイミングチャートである。

【0120】A点、H点の信号を入力する分周回路10 30 11、1012は、4分周した信号A1~A4、B1~B 4を出力し、タイミング平均化回路1021は、信号A 1、B1のタイミング差を平均した信号を出力し、合成 後の出力信号M~Pのタイミングが揃っている。

【0121】次に、図19と図20を参照して、本発明の第5の実施例を説明する。本実施例においても、クロック伝搬経路上での遅延量が、クロックの周期もCKよりも長い場合に関して、本発明を適用したものである。【0122】図19に示すように、本発明の第5の実施例においては、入力クロック13を分周回路14で一旦分周し、分周回路14から出力される多相クロック(4相クロック)を、複数にクロック配線11-1~11-4に出力する。クロック相数分のクロック配線をそれぞれを折り返し双方向のクロック伝達線とし、各相の配線のクロックに関し、タイミング平均化回路(TM)を用いクロックパルスのタイミングの平均をとり、その後に合成回路16で合成する。

【0123】分周回路14で4分周されたクロック信号は、クロック伝搬経路11-1~11-4に入力されて折り返され、同一クロック伝搬経路11-1~11-450 の往路の点A1-A4と復路の点H1-H4をそれぞれ

対として入力とし出力信号 L1-L4を出力する4つの タイミング平均化回路(TM)と、L1-L4を合成し 出力信号Pを出力する合成回路161、同一クロック伝 搬経路11-1~11-4の往路の点B1-B4と復路 の点G1-G4をそれぞれ対として入力とし出力信号K 1-K4を出力する4つのタイミング平均化回路(T M)と、K1-K4を合成し出力信号Oを出力する合成 回路162、同一クロック伝搬経路11-1~11-4 の往路の点C1-C4と復路の点F1-F4をそれぞれ タイミング平均化回路(TM)と、J1-J4を合成し 出力信号Nを出力する合成回路163、同一クロック伝 搬経路 11-1~11-4の往路の点D 1-D 4と復路 の点E 1 - E 4 をそれぞれ対として入力とし出力信号 I 1-I4を出力する4つのタイミング平均化回路(T

【0124】本実施例においては、前記第4の実施例と 同様、クロック伝搬経路上での遅延量が、クロックの周 20 期より長い場合において、逓倍回路を用いずに、タイミ ング平均化回路のみでクロック経路の遅延量をそろえる ことが可能とされる。そして、前記第4の実施例におい ては、分周機能付きタイミング平均化回路一つが2つの 分周回路を備えて構成されている、本実施例において は、入力クロック13を分周して4本のクロック伝搬経 路11-1~11-4に供給する分周回路14を備える だけ、前記第5の実施例よりも、少ない数の分周回路で クロック経路の遅延量をそろえることが可能とされる。 いるが、前記第4の実施例と比べて、回路規模の縮減を 図ることができる。

M)と、I1-I4を合成し出力信号Mを出力する合成

回路164を備えている。本発明の実施例においても、

出力M~Pの位相が揃っている。

【0125】次に、本発明の第6の実施例について説明 する。図21は、本発明の第6の実施例の構成を示す図 である。本発明の第6の実施例は、タイミング平均化回 路(TM)を用い、クロックパルスのタイミングの平均 をとる回路を 2階層用い、クロック伝搬線をメッシュ状 に供給する構成としたものである。図21に示すよう に、入力バッファ112からのクロックを伝搬するクロ ック伝搬経路111の往路と復路の所定の点についてタ 40 イミングの平均をとるタイミング平均化回路1101~ 1104を、チップの1辺にまず備え、つぎにその直線 状にタイミングがそろった配線から垂直方向に、タイミ ング平均化回路1101~1104の出力を入力するバッ ファ1131~1134の出力が入力され、クロックパル スのタイミングの平均をとる回路を平行に複数配列し、 出力をメッシュ状に接続する。

【0126】本発明の第6の実施例においては、クロッ クの経路上での遅延量が、2次元状に、半導体集積回路 においてチップ全域にわたってクロックの遅延量のそろ 50

ったクロック信号を供給することができる。すなわちチ ップのレイアウト面上のどこに、同期回路等のクロック 利用回路を配置しても、チップ全域でクロック利用回路 に供給するクロックのタイミングを揃えることができる という顕著な作用効果を奏する。

【0127】本発明の第6の実施例のタイミング平均化 回路は、第4の実施例のものと等しい回路構成のものを 用いたので、クロック経路の遅延量が、クロック周期よ り長い場合でも容易に適用できる。

対として入力とし出力信号J1-J4を出力する4つの 10 【0128】以上説明したように本発明によれば半導体 集積回路装置の内部回路において、クロックの供給を受 けるクロック利用回路に対してクロック供給回路から供 給するクロックの位相を、短時間にそろえることがで き、大規模集積回路のクロック同期制御に用いて好適と される。また本発明は、半導体集積回路装置に限定され るものでなく、基板、各種装置のクロック制御に適用で きることは勿論である。なお、本発明において、図示に 基づいて説明した実施形態は、その部分を含めて、必要 に応じて互いに取捨選択可能であり、また互いに2以上 の部分ないし実施形態を組合せて用いることも、当然本 発明の範囲内においてなしうるものである。

[0129]

【発明の効果】以上説明したように、本発明によれば、 折り返し双方向のクロック伝達線において配線遅延を検 出し、クロック伝達線全体での遅延差を無くす回路にお いて、短時間に、遅延差を無くすことができる、という 効果を奏する。

【0130】その理由は、本発明においては、タイミン グ平均化回路を用いてタイミングをそろえる構成とし、 すなわち、クロック伝搬経路用の配線の本数は増大して 30 PLLやDLLを用いていず、遅延差が無くなるまでに 長いクロックサイクルを要するという問題を解消してい る、ためである。

> 【0131】本発明によれば、回路規模の増大を抑止低 減することができる、という効果を奏する。

> 【0132】その理由は、本発明においては、位相比較 器、遅延回路列などを複数設ける構成の従来の装置と相 違し、位相比較器、遅延回路列等が不要とされている、 ためである。

【図面の簡単な説明】

【図1】本発明の一実施例の構成を示す図である。

【図2】本発明の一実施例の動作を示すタイミング図で

【図3】本発明の一実施例のタイミング平均化回路の構 成を示す図である。

【図4】本発明の一実施例のタイミング平均化回路の動 作を説明するための図である。

【図5】本発明の第2の実施例の構成を示す図である。

【図6】本発明の一実施例におけるタイミング平均化回 路の構成の一例を示す図である。

【 図7 】 本発明の一実施例におけるタイミング平均化回

44

路の構成の一例を示す図である。

【図8】本発明の一実施例におけるタイミング平均化回 路の構成の一例を示す図である。

【図9】本発明の第3の実施例の構成を示す図である。

【図10】本発明の第3の実施例の動作を示すタイミン グ図である。

【図11】本発明の第3の実施例の逓倍回路の構成の一 例を示す図である。

【図12】図11に示した多相クロック逓倍回路の構成 の一例を示す図である。

【図13】4相クロック逓倍回路の構成の一例を示す図 である。

【図14】4相クロック逓倍回路の動作を示すタイミン グチャートである。

【図15】図13の4相クロック逓倍回路のタイミング 差分割回路208、209の構成の一例を示す図であ

【図16】本発明の第4の実施例の構成を示す図であ

【図17】本発明の第4の実施例の分割機能付きタイミ 20 ング平均化回路の構成を示す図である。

【図18】本発明の第4の実施例の動作を示すタイミン グ図である。

【図19】本発明の第5の実施例の構成を示す図であ る。

【図20】本発明の第5の実施例の動作を示すタイミン グ図である。

【図21】本発明の第5の実施例の構成を示す図であ


【図22】従来のクロック制御回路の構成の一例を示す 30 208~215 タイミング差分割回路 図である。

【符号の説明】


- 1 クロック
- 2 分周器
- 3 多相クロック
- 4a タイミング差分割回路
- 4 b 多重化回路
- 5 多相クロック逓倍回路
- 6 周期検知回路
- 7 制御信号
- 8 クロック合成回路
- 10 タイミング平均化回路
 - 11 クロック伝搬経路
 - 12 バッファ回路
 - 13 クロック
 - 14 分周回路
 - 15 逓倍回路
 - 16 合成回路
 - 17 可変ディレイライン
 - 18 位相比較回路
 - 100 分周機能付きタイミング平均化回路
- 101 分周回路
 - 110 タイミング差平均化回路
 - 102 タイミング平均化回路
 - 111、114 クロック伝搬経路
 - 112 バッファ回路
 - 113 バッファ回路
 - 201 1/4分周器
 - 202 4相クロック逓倍回路
 - 203 クロック合成回路
 - 204 周期検知回路


 - 216~223 パルス補正回路
 - 224~227 多重化回路


【図1】























【図10】




【図12】




【図11】






【図13】




【図17】 1001 1011 : 1012 分周機能付き 分周回路 分周回路 タイミング 平均化回路 A1 A2 BI 82 B3 **B**4 1021 1024 1023 タイミング タイミング タイミング タイミング 平均化回路 平均化回路 平均化回路 平均化回路 12 ¥Ľ3 16 合成回路 Р


12/15/2007, EAST Version: 2.1.0.14

【図15】






【図18】




【図19】




TW = タイミング 平均化回路

【図20】







TMニタイミング 平均化回路

